ID บทความ: 000074027 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 13/12/2016

ข้อผิดพลาด:18496 เอาต์พุต <name> ในตําแหน่งพิน <name> (pad_<number>) อยู่ใกล้กับพินอินพุตนาฬิกา PLL มากเกินไป (<name>) ในตําแหน่งพิน <name> (pad_<number>)</number></name></name></number></name></name>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Standard Edition
  • All

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime เวอร์ชั่น 16.0 และก่อนหน้า คุณอาจเห็นข้อผิดพลาดที่พอดีนี้เมื่อการออกแบบแพคเกจ MAX® 10 E144 ถูกรวบรวมไว้ในระบบปฏิบัติการ Windows โดยมีเงื่อนไขต่อไปนี้:

    1. สัญญาณ PLL ที่เชื่อมต่อ (สัญญาณนาฬิกาอินพุตที่ไม่ใช่ PLL) ไปยังพินสัญญาณนาฬิกาอินพุต PLL

    2. พินเอาต์พุตที่กําหนดถัดจากพินสัญญาณนาฬิกาอินพุต PLL ซึ่งเชื่อมต่อกับสัญญาณ PLL (สัญญาณนาฬิกาอินพุตที่ไม่ใช่ PLL)

    ความละเอียด

    มีโปรแกรมแก้ไขเพื่อแก้ไขปัญหานี้ในซอฟต์แวร์ Quartus Prime Standard Edition เวอร์ชั่น 16.1 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.01cb จากลิงก์ที่เหมาะสมด้านล่าง อย่าลืมอ่าน Readme เพื่อดูข้อมูลเพิ่มเติม

     

    ดาวน์โหลดซอฟต์แวร์ Quartus Prime Standard เวอร์ชั่น 16.1 patch 0.01cb สําหรับ Windows (.exe)

    ดาวน์โหลดซอฟต์แวร์ Quartus Prime Standard เวอร์ชั่น 16.1 patch 0.01cb Readme (.txt)

     

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Quartus Prime Standard เวอร์ชั่น 16.1 Update 2

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® MAX® 10 FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้