ID บทความ: 000074007 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/11/2016

คําเตือน (332088): ไม่มีพาธระหว่างเป้าหมายนาฬิกา "*|altpcie_a10_hip_pipen1b|wys|core_clk_out" ของนาฬิกา "dut|wys~CORE_CLK_OUT" และแหล่งสัญญาณนาฬิกา สมมติค่าความหน่วงแฝงของนาฬิกาต้นทางเป็นศูนย์

สิ่งแวดล้อม

  • Intel® Arria® 10 Cyclone® 10 Hard IP สำหรับ PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime เวอร์ชั่น 16.1 และก่อนหน้า คุณอาจเห็นคําเตือนนี้เมื่อคอมไพล์การออกแบบที่มี Arria® 10 Hard IP สําหรับ PCI® Express

    ความละเอียด

    คําเตือนนี้สามารถละเลยได้อย่างปลอดภัย

    มีกําหนดเวลาให้ลบคําเตือนออกจากArria 10 Hard IP สําหรับ PCI Express ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้