ID บทความ: 000073918 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 25/02/2021

มีปัญหาใด ๆ เมื่อ CPU โฮสต์กระตุ้นการกําหนดค่าชิปใหม่เต็มรูปแบบผ่าน PCIe หรือเมื่อใช้ CvP สําหรับอุปกรณ์ Intel® Stratix® 10 ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 หรือไม่

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Avalon-MM Intel® Stratix® 10 Hard IP สำหรับ PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในAvalon® -MM Intel® Stratix® 10 Hard IP สําหรับคอร์ PCI Express® IP ในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3 คุณอาจพบปัญหาต่อไปนี้:

    1. PCIe BARs จะไม่สามารถเข้าถึงได้หลังจากการกําหนดค่าคอร์ในการกําหนดค่าผ่านการออกแบบโปรโตคอล (CvP)

    2. ระบบโฮสต์ค้างและรีสตาร์ทโดยอัตโนมัติเมื่อ CPU โฮสต์กระตุ้นการกําหนดค่าชิปเต็มรูปแบบผ่าน PCIe เช่น การอัปเดตระบบระยะไกล (RSU) บน PCIe

    ความละเอียด

    ปัญหานี้ได้รับการแก้ไขในซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชัน 20.4 และใหม่กว่า

    คุณยังสามารถติดตั้งโปรแกรมแก้ไขต่อไปนี้สําหรับซอฟต์แวร์ Intel® Quartus® Prime Pro Edition เวอร์ชั่น 20.3, :

    quartus-20.3-0.28-readme.txt

    quartus-20.3-0.28-linux.run

    quartus-20.3-0.28-windows.exe

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้