ID บทความ: 000073890 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 13/11/2019

วิธีหลีกเลี่ยงการล็อกอัปการขึ้นกับ ACP ใน SoC Intel® Cyclone® V, Arria®V SoC และ Arria®10 SoC

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ภายใต้เงื่อนไขบางประการ คุณอาจล็อกอัปการขึ้นต่อกันของ ACP ใน Arria® และ Cyclone® SoC ด้านล่างนี้เป็นตัวอย่างบางสถานการณ์ซึ่งอาจเกิดขึ้น:

    1. ARM CPU จะเข้าถึง FPGA Fabric โดยใช้การเข้าถึงหน่วยความจําของอุปกรณ์ การเข้าถึงประเภทนี้จะทําให้ไปป์ไลน์ CPU ค้างอยู่จนกว่าการเข้าถึงจะเสร็จสมบูรณ์
    2. เครื่องสถานะ FPGA fabric มีปัญหาในการเข้าถึง HPS ร่วมกันผ่าน ACP เพื่อให้สามารถตอบสนองต่อการเข้าถึง HPS ได้
    3. ACP ได้รับการเข้าใช้งาน แต่ต้องใช้ SCU เพื่อทําการบํารุงรักษาแคชเพื่อทําให้เสร็จสมบูรณ์ อย่างไรก็ตาม การดําเนินการบํารุงรักษาแคชไม่สามารถดําเนินการให้เสร็จสิ้นได้เนื่องจากไปป์ไลน์ CPU หยุดทํางาน —ระบบถูกชะงัก

    ความละเอียด

    หลีกเลี่ยงความจําเป็นในการเข้าถึง HPS ผ่าน ACP จาก Fabric เพื่อเข้าถึงโดยสมบูรณ์ที่มาจาก HPS เนื่องจากอาจทําให้เกิดสถานการณ์การดับ

    คุณสามารถบรรลุผลลัพธ์เดียวกันโดยการเปลี่ยนฟังก์ชันการทํางานเป็นชิ้นส่วนที่เล็กลง ตัวอย่างเช่น เริ่มต้นการดําเนินการด้วยการเข้าถึง จากนั้นใช้การเข้าถึงครั้งที่สองเพื่อระบุสถานะของการดําเนินการ

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Intel® Arria® 10 SX SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้