เนื่องจากปัญหาใน Intel® FPGA SDK สําหรับเวอร์ชัน OpenCL 19.2 อาจพบเห็นข้อผิดพลาดนี้เมื่อคอมไพล์เคอร์เนล OpenCL ที่กําหนดเป้าหมายหน่วยความจําทั่วโลกที่แตกต่างกันโดยใช้อุปกรณ์ Stratix 10® MX
ปัญหานี้ได้รับการแก้ไขเริ่มต้นด้วย Intel® FPGA SDK สําหรับซอฟต์แวร์ OpenCL เวอร์ชั่น 19.3