ID บทความ: 000073737 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 27/08/2013

ทําไมฉันจึงได้รับข้อผิดพลาดเมื่อนําเข้าซอฟต์แวร์ Quartus II ที่สร้างไฟล์ PowerPlay Early Power Estimator (.csv) ลงในเครื่องมือ Stratix IV Early Power Esitimator (EPE)

สิ่งแวดล้อม

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย
    -
    คุณอาจเห็นข้อผิดพลาดต่อไปนี้เมื่อคุณนําเข้าซอฟต์แวร์ Quartus® II ที่สร้างไฟล์ PowerPlay Early Power Estimator (.csv) ลงในตระกูลอุปกรณ์ Stratix® IV EPE เวอร์ชั่น 9.1SP2 และก่อนหน้า :

    Line : ความถี่นาฬิกาไม่ถูกต้อง!
    ค่าเซลล์ต้องอยู่ระหว่าง 0.0 และ 600.0
    ข้าม!
     
    นี่เป็นเพราะขีดจํากัดนาฬิกาบนใน EPE สําหรับตระกูลอุปกรณ์ Stratix IV ไม่ถูกต้อง
    ขีดจํากัดความถี่นาฬิกาคอร์สูงสุดสําหรับอุปกรณ์ Stratix IV ควรอยู่ที่ 800MHz แต่ปัจจุบัน EPE กําลังจํากัดไว้ที่ 600MHz  คุณสามารถแก้ไขไฟล์ .csv ด้วยตนเองและเปลี่ยนความถี่ที่มากกว่า 600MHz เป็นค่า 600MHz เพื่อป้องกันไม่ให้มีการข้ามสาย ซึ่งจะทําให้มั่นใจได้ว่าจํานวนทรัพยากรอุปกรณ์จะถูกนําเข้ามายัง EPE แม้ว่าความถี่นาฬิกาจะไม่แม่นยําก็ตาม
     
    ความถี่ที่ถูกต้องจะถูกใช้ในเครื่องมือตัววิเคราะห์พลังงาน PowerPlay ซอฟต์แวร์ Quartus II
    ความละเอียด

    ซึ่งได้รับการแก้ไขใน EPE 10.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 3 ผลิตภัณฑ์

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Stratix® IV E FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้