Intel® Arria® 10 FPGA และ SoC FPGA

FPGA และ SoC FPGA ประสิทธิภาพสูงสุดที่ 20 nm¹

Intel® Arria® 10 FPGA และ Soc FPGA นำเสนอประสิทธิภาพคอร์ความเร็วสูงกว่าเกรดความเร็ว และข้อได้เปรียบของ f_MAX สูงสุด 20% เมื่อเปรียบเทียบกับคู่แข่ง โดยใช้การออกแบบ OpenCore ที่มีอยู่ทั่วไป¹ และใช้พลังงานต่ำกว่า FPGA และ SoC FPGA รุ่นก่อนหน้าถึง 40 เปอร์เซ็นต์ Intel® Arria® 10 FPGA และ Soc FPGA ให้ประสิทธิภาพที่เหมาะสม ประหยัดพลังงาน และฟอร์มแฟกเตอร์ขนาดเล็ก เหมาะสำหรับการใช้งานต่างๆ หลากหลาย เช่น การสื่อสาร ศูนย์ข้อมูล การทหาร การถ่ายทอด ยานยนต์ และการใช้งาน FPGA ขนาดกลางอื่นๆ

ดูเพิ่มเติม: ซอฟต์แวร์การออกแบบ FPGA, Design Store, การดาวน์โหลด, ชุมชน และการสนับสนุน

Intel® Arria® 10 FPGA และ SoC FPGA

เร็วกว่า FPGA และ SoC FPGA ของคู่แข่งหนึ่งระดับ - ดูเกณฑ์มาตรฐาน OpenCore

1.5 TFLOPS ของประสิทธิภาพ DSP ด้วยบล็อกจุดลอยตัวแบบแข็งที่สอดคล้องกับ IEEE 754

CPU ที่ใช้ ARM* 1.5 GHz แบบดูอัลคอร์ - SoC 20 nm หนึ่งเดียวในอุตสาหกรรม

อินเทอร์เฟซหน่วยความจำ 2,400 Mbps DDR4 SDRAM ประสิทธิภาพสูงสุด

FPGA ระดับกลางเพียงแห่งเดียวในอุตสาหกรรมที่มีตัวรับส่งสัญญาณ 25.78 Gbps

ช่องทางรับส่งสัญญาณ 96 ช่องให้แบนด์วิดธ์ซีเรียล 3.3 Tbps

แสดงเพิ่ม แสดงน้อยลง

FPGA 20 nm ประสิทธิภาพสูงสุดและ SoC FPGA¹

Intel® Arria® 10 FPGA มอบ ประสิทธิภาพคอร์ที่เร็วกว่าเกรดความเร็ว และความได้เปรียบสูงสุด Fmax 20% เมื่อเทียบกับคู่แข่ง โดยใช้การออกแบบ OpenCore ที่เผยแพร่ต่อสาธารณะ¹ นอกจากนี้ ตระกูล Intel® Arria® 10 ยังนำเสนอ SoC FPGA ที่ใช้ ARM* แบบตั้งโปรแกรมได้เพียง 20 nm ในอุตสาหกรรม โดยให้ความเร็วสัญญาณนาฬิกาที่สูงถึง 1.5 GHz ตระกูล Intel® Arria® 10 ยังมอบการสนับสนุนที่แข็งแกร่งขึ้นเป็นครั้งแรกสำหรับการทำงานของจุดทศนิยมใน FPGA จึงทำให้ได้ประสิทธิภาพ DSP ในระดับใหม่

Intel® Arria® 10 SoC FPGA: เมื่อสถาปัตยกรรมมีความสำคัญ

Intel® Arria® 10 SoC FPGA รวมระบบฮาร์ดโปรเซสเซอร์ (HPS) ที่ใช้ ARM* ซึ่งประกอบด้วยโปรเซสเซอร์ อุปกรณ์ต่อพ่วง และอินเทอร์เฟซหน่วยความจำด้วย FPGA Fabric โดยใช้แกนหลักในการเชื่อมต่อระหว่างแบนด์วิดท์สูง เป็นการผสานรวมประสิทธิภาพและการประหยัดพลังงานของทรัพย์สินทางปัญญา (IP) ที่เข้มงวดเข้ากับความยืดหยุ่นของตรรกะที่ตั้งโปรแกรมได้ Intel® Arria® 10 SoC ซึ่งใช้เทคโนโลยีการผลิต 20 nm ของ TSMC ผสมผสาน HPS แบบดูอัลคอร์ ARM* Cortex*-A9 MPCore* เข้ากับเทคโนโลยีลอจิกที่ตั้งโปรแกรมได้ชั้นนำของอุตสาหกรรม ซึ่งรวมถึงบล็อกการประมวลผลสัญญาณดิจิทัลจุดลอยตัว (DSP) ที่แข็งแกร่ง

ระบบโปรเซสเซอร์ที่แข็ง (HPS)

Intel® Arria® 10 SoC นำเสนอระบบฮาร์ดโปรเซสเซอร์ (HPS) แบบดูอัลคอร์ ARM* Cortex*-A9 MPCore* รุ่นที่สองที่เร็วกว่า ปลอดภัยกว่า และซอฟต์แวร์ที่เข้ากันได้กับ SoC รุ่นก่อน ด้วย Intel® Arria® 10 SoC คุณสามารถลดขนาดบอร์ดได้ในขณะที่เพิ่มประสิทธิภาพโดยการรวมโปรเซสเซอร์คลาส GHz, ตรรกะ FPGA และฟังก์ชันการประมวลผลสัญญาณดิจิทัล (DSP) ไว้ในระบบที่ผู้ใช้กำหนดเองได้เพียงตัวเดียวบนชิป Intel® Arria® 10 SoC นำเสนอการเลือกความหนาแน่นลอจิก FPGA ที่กว้างที่สุดจนถึงปัจจุบัน การปรับปรุงเหล่านี้ตอบสนองความต้องการด้านประสิทธิภาพ พลังงาน และความปลอดภัยของการสื่อสาร ออกอากาศ และคอมพิวเตอร์และอุปกรณ์จัดเก็บข้อมูลในยุคต่อไป

ที่ 1.5 GHz โปรเซสเซอร์ให้ประสิทธิภาพเพิ่มขึ้นมากกว่า 50% จากรุ่นก่อนหน้าโดยลดพลังงานลง 30%

Intel® Arria® 10 SoCs รองรับการบู๊ตอย่างปลอดภัยด้วยการรับรองความถูกต้องตาม Elliptical Curve Digital Signature Authentication (EC DSA) พร้อมโครงสร้างพื้นฐานคีย์สาธารณะแบบเลเยอร์สำหรับการสนับสนุนรากของความน่าเชื่อถือ มาตรฐานการเข้ารหัสขั้นสูง (AES) และคุณสมบัติป้องกันการงัดแงะใหม่

ขณะนี้ Intel® Arria® 10 HPS มีแกน Ethernet MAC สามคอร์, 256 KB Scratch-RAM, รองรับอุปกรณ์แฟลช NAND 8 และ 16 บิต, การ์ด eMMC SD/SDIO/MMC และหน่วยความจำ DDR3/4 72 บิต

แสดงเพิ่ม แสดงน้อยลง

คุณสมบัติ Intel® Arria® 10 SoC ตระกูล HPS

HPS เป็นเรื่องปกติสำหรับอุปกรณ์ทั้งหมดใน Intel® Arria® 10 SoC ซีรี่ส์

แสดงเพิ่ม แสดงน้อยลง

เครื่องรับส่งสัญญาณ

ตัวรับส่งสัญญาณแบนด์วิดธ์สูงและความหน่วงต่ำเพื่อการสื่อสารที่เชื่อถือได้

ตัวรับส่งสัญญาณซีเรียล Intel® Arria® 10 FPGA และ SoC ให้แบนด์วิดธ์สูง เวลาแฝงต่ำ และพลังงานต่ำสุดเพื่อช่วยคุณสร้างระบบการสื่อสารความเร็วสูง² ไม่ว่าจะเป็นการรับข้อมูลทั่วทั้งบอร์ด การกระจายข้อมูลไปยังเบลดของเซิร์ฟเวอร์ผ่านแบ็คเพลน การย้ายข้อมูลไปยังแชสซีถัดไปในศูนย์ข้อมูล หรือการขนส่งข้อมูลทั่วโลกผ่านเครือข่ายการขนส่งออปติคัลที่มีความซับซ้อน ตัวรับส่งสัญญาณ Intel® Arria® 10 FPGA และ SoC มีความสามารถหลากหลายเพื่อรองรับชุดโปรโตคอลที่กว้างขวางและมอบแบนด์วิดธ์ที่เชื่อถือได้ในราคาต่ำ

แอปพลิเคชั่นตัวรับส่งสัญญาณ Intel® Arria® 10 FPGA และ SoC

ตัวรับส่งสัญญาณ Intel® Arria® 10 FPGA และ SoC เหมาะอย่างยิ่งสำหรับ:

หัววิทยุระยะไกล
การส่งข้อมูล Nx100G
การเร่งความเร็วเซิร์ฟเวอร์
การประมวลผลวิดีโอ 4K
เรดาร์ทางทหาร
และแอพพลิเคชั่นแบนด์วิธสูงอีกมากมาย
สร้างขึ้นจากเทคโนโลยีการผลิต 20 นาโนเมตร Intel® Arria® 10 FPGA และ SoC ให้แบนด์วิดธ์อนุกรมทั้งหมดมากกว่า 3.3 Tbps อุปกรณ์ Intel® Arria® 10 GX นำเสนอช่องสัญญาณสูงสุด 96 ช่องที่ 17.4 Gbps สำหรับแอพพลิเคชั่นระยะสั้น และสูงสุด 12.5 Gbps สำหรับการสนับสนุนแบ็คเพลน นอกจากนี้ Intel® Arria® 10 GT FPGA ยังให้อัตราข้อมูลสูงถึง 25.78 Gbps ซึ่งนำประสิทธิภาพแบนด์วิดธ์ระดับไฮเอนด์มาสู่อุปกรณ์ระดับกลาง

คุณลักษณะตัวรับส่งสัญญาณ Intel® Arria® 10 FPGA และ SoC

ตัวรับส่งสัญญาณ Intel® Arria® 10 FPGA และ SoC มีชุดคุณสมบัติเอนกประสงค์เพื่อจัดการกับลิงก์ที่หลากหลายและให้การทำงานของลิงก์ที่ปราศจากข้อผิดพลาด ซึ่งรวมถึงเลเยอร์ที่มีสื่อทางกายภาพเต็มรูปแบบ (PMA) และฮาร์ดฟิสิคัลโค้ดเลเยอร์ย่อย (PCS) นอกจากนี้ บล็อกทรัพย์สินทางปัญญา (IP) แบบฮาร์ด PCI Express* (PCIe*) เฉพาะยังให้สแต็กโปรโตคอลแบบแข็งแกร่งเต็มรูปแบบเพื่อรองรับ PCIe* Gen1, Gen2 และ Gen3x8 รูปภาพต่อไปนี้แสดงชุดของความสามารถต่างๆ มากมายที่พร้อมใช้งานเพื่อใช้ลิงก์ซีเรียลความเร็วสูงพร้อมประโยชน์ที่อธิบายไว้

คุณสมบัติ

แสดงเพิ่ม แสดงน้อยลง

โหมดบล็อก DSP

โหมดบล็อก DSP สามโหมดที่พร้อมใช้งานมีดังนี้:

โหมดจุดลอยตัว
โหมดความแม่นยำมาตรฐาน
โหมดความแม่นยำสูง

การประมวลผลจุดลอยตัวที่แข็งแกร่งใน Intel® Arria® 10 FPGA และ SoC

ในอุปกรณ์ Intel® Arria® 10 Intel ได้ปรับปรุงบล็อก DSP ที่มีความแม่นยำของตัวแปรโดยรวมตัวดำเนินการจุดลอยตัวที่ชุบแข็ง บล็อก DSP ที่มีความแม่นยำของตัวแปร Intel® Arria® 10 FPGA และ SoC นำเสนอโหมดจุดลอยตัวแบบใหม่ที่มอบประสิทธิภาพจุดลอยตัวที่ก้าวล้ำถึง 1.5 TeraFLOP

นวัตกรรมทางสถาปัตยกรรมในการนำบล็อก DSP จุดลอยแบบแข็งแกร่งความแม่นยำเดียว IEEE 754 (การประมวลผลสัญญาณดิจิทัล) ใน Intel® Arria® 10 FPGA และ SoC ช่วยให้อัตราการประมวลผลสูงถึง 1.5 TFLOPS (Tera Floating-point Operations Per Second) และประสิทธิภาพพลังงานสูงสุด 40 GFLOP/วัตต์

ด้วยโหมดสามโหมดที่มีให้สำหรับบล็อก Intel® Arria® 10DSP: จุดคงที่ที่มีความแม่นยำมาตรฐาน จุดคงที่ที่มีความแม่นยำสูง และจุดลอยตัวที่มีความแม่นยำเพียงจุดเดียว นักออกแบบสามารถใช้อัลกอริธึมที่หลากหลายที่ต้องใช้จุดคงที่ตลอดทางเพื่อเพิ่มความแม่นยำของการดำเนินงานจุดลอยตัวที่สอดคล้องกับ IEEE 754 การประมวลผลจุดลอยที่แข็งแกร่งช่วยให้นักออกแบบสามารถนำอัลกอริทึมไปใช้ในจุดลอยโดยมีผลการทำงานและประสิทธิภาพพลังงานใกล้เคียงกันเป็นจุดคงที่ ซึ่งสามารถทำได้โดยปราศจากการประนีประนอมด้านกำลัง พื้นที่ หรือความหนาแน่น และไม่สูญเสียคุณสมบัติหรือฟังก์ชันการทำงานแบบจุดตายตัว

Intel® Arria® 10 FPGA และ SoC เป็นโซลูชันที่น่าสนใจสำหรับระบบอุตสาหกรรม ระบบไร้สาย แอพพลิเคชั่นที่เน้นการประมวลผล เช่น การประมวลผลประสิทธิภาพสูง การเรียนรู้ของเครื่อง เรดาร์ที่มีความแม่นยำสูง และแอพพลิเคชั่นการเร่งความเร็วของศูนย์ข้อมูล

โหมดจุดลอย

บล็อก DSP เดียวในโหมดจุดลอยที่มีความแม่นยำให้ตัวคูณจุดลอยความแม่นยำเดียว IEEE 754 และตัวบวกความแม่นยำเดียวของ IEEE 754 ซึ่งส่งมอบประสิทธิภาพจุดลอยสูงสุดบน FPGA ใดๆ ในตลาด ตัวดำเนินการจุดลอยเหล่านี้ทำให้การออกแบบจุดลอยคล้ายกับการออกแบบจุดคงที่แบบดั้งเดิม โดยให้ประโยชน์ของจุดลอยตัวโดยไม่มีค่าใช้จ่ายเพิ่มเติมสำหรับนักออกแบบ FPGA นอกจากนี้ นักออกแบบยังสามารถคงอยู่ในจุดลอย โดยกำจัดขั้นตอนการแปลงอัลกอริธึมเป็นจุดคงที่และตรวจสอบความถูกต้องที่ต้องใช้เวลาหลายเดือนออกไปได้

โหมดจุดลอยนำเสนอ:

ตัวคูณความแม่นยำเดียวของ IEEE 754 และตัวบวกความแม่นยำเดียวของ IEEE 754 ในแต่ละบล็อก DSP
รองรับการดำเนินการจุดลอย เช่น: AxB, A+C, A-C, AxB+C, AxB-C, Acc=AxB+Acc
การดำเนินการเวกเตอร์เพื่อรองรับการบิดตัว ดอทโปรดัค และฟังก์ชันพีชคณิตเชิงเส้นอื่นๆ
การคูณเชิงซ้อนโดยใช้การแปลงฟูเรียร์เร็ว (FFT)

นอกเหนือจากความสามารถของจุดลอยตัวแล้ว บล็อกความแม่นยำผันแปรใหม่ยังรวมถึง:

รีจิสเตอร์ไปป์ไลน์ภายในสำหรับ fMAX ที่เร็วขึ้นและการใช้พลังงานน้อยลง
108 อินพุต, 74 เอาต์พุต
โหมดคูณ 18x19 ทำให้พรีแอดเดอร์ใช้อินพุต 18 บิตได้สองตัว
ตัวเลือกตัวสะสมที่สอง (รีจิสเตอร์ข้อเสนอแนะ) สำหรับการกรองแบบอนุกรมที่ซับซ้อน
ตัวคูณอิสระ 18x19 คู่
แบงค์รีจิสเตอร์ค่าสัมประสิทธิ์ 18 บิตหรือ 28 บิตในตัว มีให้เลือกทั้งแบบมีหรือไม่มีฟังก์ชันแอดเดอร์ล่วงหน้า

บัสคาสเคด

โหมดบล็อก DSP ทั้งหมดมีตัวสะสม 64 บิต และบล็อก DSP ที่มีความแม่นยำแบบปรับได้แต่ละบล็อกมาพร้อมกับบัสคาสเคด 64 บิต บัสคาสเคดช่วยให้ประมวลผลสัญญาณที่มีความแม่นยำสูงยิ่งขึ้นผ่านการเรียงซ้อนหลายบล็อกโดยใช้บัสเฉพาะ

สถาปัตยกรรม DSP ที่มีความแม่นยำแบบแปรผันจะรักษาความเข้ากันได้แบบย้อนหลัง สามารถรองรับแอพพลิเคชั่น DSP 18 บิตที่มีอยู่ได้อย่างมีประสิทธิภาพ เช่น การประมวลผลวิดีโอความละเอียดสูง การแปลงขึ้นหรือลงดิจิทัล และการกรองแบบหลายอัตรา

ชุดเครื่องมือที่สมบูรณ์เพื่อเร่งประสิทธิภาพการทำงานของนักออกแบบ ได้แก่ รายการการออกแบบตามแบบจำลอง แบบ C และ HDL/IP

ต้องการประสิทธิภาพจุดลอยมากขึ้นไปอีกหรือไม่ การออกแบบ Intel® Arria® 10 นำเสนอการออกแบบที่ราบรื่นและเส้นทางการโยกย้ายอุปกรณ์ไปยังอุปกรณ์ Stratix 10 ที่ให้ประสิทธิภาพสูงสุด 10 TFLOPS สำหรับข้อมูลเพิ่มเติม โปรดติดต่อตัวแทนฝ่ายขายในพื้นที่ของคุณ

แหล่งข้อมูล

FPGA จุดลอยแรกของอุตสาหกรรม (PDF)

แนวทางตามแบบจำลองสำหรับการออกแบบจุดลอยด้วยตัวสร้าง DSP สำหรับ Intel FPGA

เอกสารทางเทคนิค: ทำความเข้าใจเกี่ยวกับการอ้างสิทธิ์ประสิทธิภาพทศนิยมสูงสุด (PDF)

วิดีโอ: Intel® Arria® 10 FPGA สำหรับการออกแบบ SAR (Synthetic Aperture Radar)

ตอบสนองความต้องการด้านประสิทธิภาพและพลังของยุคเซ็ตทาไบต์ด้วยรุ่น 10 (PDF)

คาดหวังความได้เปรียบที่ก้าวล้ำใน FPGA รุ่นต่อไป (PDF)

เรียนรู้เกี่ยวกับเทคโนโลยีตัวรับส่งสัญญาณรุ่นต่อไป

แหล่งข้อมูลเพิ่มเติม

สำรวจเนื้อหาเพิ่มเติมที่เกี่ยวข้องกับอุปกรณ์ Intel® FPGA เช่น บอร์ดการพัฒนา ทรัพย์สินทางปัญญา การสนับสนุนและอื่นๆ