บันทึกประจํารุ่นชุดออกแบบแบบฝังตัว Nios® II

ข้อมูลการเปิดตัวและ errata สําหรับแกนประมวลผล Nios II รวมอยู่ในIntel® FPGA IP หมายเหตุ ข้อมูลการเปิดตัวและ errata สําหรับ Nios II Embedded Design Suite (EDS) รวมถึงคุณสมบัติใหม่การแก้ไขข้อบกพร่องการปรับปรุงปัญหาที่ทราบในเครื่องมืออุปกรณ์ต่อพ่วงและการออกแบบตัวอย่างอยู่ในNios II Embedded Design Suite สําหรับรายการทั้งหมดของบันทึกย่อประจํารุ่นและ errata สําหรับผลิตภัณฑ์ Intel FPGA ทั้งหมด โปรดไปที่หน้าบันทึกย่อประจํารุ่น

คลังบันทึกย่อประจํารุ่น

สําหรับประวัติการแก้ไขของฮาร์ดแวร์โปรเซสเซอร์ Nios II โปรดดูบทประวัติการแก้ไขโปรเซสเซอร์ Nios II ของ คู่มืออ้างอิงโปรเซสเซอร์ Nios II Gen2.

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้