ตัวอย่างการออกแบบพาร์ติชันหน่วยความจําที่ใช้ร่วมกัน

แนะนําสําหรับ:

  • อุปกรณ์: Cyclone® V

  • Quartus®: ไม่ทราบ

author-image

โดย

ตัวอย่างการออกแบบพาร์ติชันหน่วยความจําที่ใช้ร่วมกันจะกําหนดค่ากฎการป้องกันหน่วยความจําในคอนโทรลเลอร์ SDRAM ของระบบโปรเซสเซอร์ฮาร์ด (HPS) ตัวอย่างการออกแบบประกอบด้วยชุดเครื่องมือ System Console ที่ช่วยให้ผู้ใช้สามารถใช้งาน HPS SDRAM Controller และทดสอบกฎที่กําหนด

การออกแบบมีให้สําหรับชุดพัฒนาIntel® FPGAต่อไปนี้:

การออกแบบนี้ใช้ประโยชน์จากความสามารถของผู้ใช้ในการส่งคําสั่งแมปหน่วยความจําAvalon®ผ่าน JTAG คําสั่ง Avalon-MM จะกําหนดเส้นทางไปยัง JTAG เพื่อAvalon Master Bridge ซึ่งผูกกับFPGAไปยัง HPS AXI* Bridge บน HPS จากที่นั่นข้อมูลจะถูกนําไปยัง L3 Interconnect ซึ่งมีการกําหนดเส้นทางตามที่อยู่ปลายทาง คําสั่งที่มีที่อยู่ปลายทางที่เหมาะสมจะถูกกําหนดเส้นทางไปยังระบบย่อย SDRAM Controller ซึ่งจะดําเนินการในท้ายที่สุด

ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์

  • Cyclone V HPS
  • DDR3-SDRAM ขนาด 1GB

รูปภาพที่ 1 แผนผังบล็อกตัวอย่างการออกแบบ

รูปภาพที่ 2 ตัวอย่างการออกแบบพาร์ติชันหน่วยความจํา

รายละเอียดพาร์ติชันหน่วยความจํา:

หน่วยความจําขนาด 1GB ถูกแบ่งพาร์ติชันโดยใช้กฎสองข้อ กฎแรกจะตั้งค่าภูมิภาคการเข้าถึงสําหรับ MPU MPU ได้รับอนุญาตให้เข้าถึงตั้งแต่ 0MB ถึง 512MB กฎที่สองจะตั้งค่าภูมิภาคการเข้าถึงสําหรับ L3 Interconnect L3 Interconnect สามารถเข้าถึงได้ตั้งแต่ 319MB ถึง 1,024MB การทับซ้อนของกฎทั้งสองนี้ส่งผลให้เกิดภูมิภาค "แชร์" ซึ่งทั้งการเชื่อมต่อระหว่าง MPU และ L3 สามารถเข้าถึงได้

การใช้ตัวอย่างการออกแบบนี้

ดาวน์โหลดตัวอย่างการออกแบบพาร์ติชันหน่วยความจํา Cyclone V (ไฟล์.zip)

ดาวน์โหลดตัวอย่างการออกแบบพาร์ติชันหน่วยความจํา Cyclone V (ไฟล์.txt)

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

ไฟล์ .zip ประกอบด้วยไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นทั้งหมดเพื่อสร้างตัวอย่างใหม่ รวมถึง ไฟล์ readme.txt ไฟล์ readme.txt มีคําแนะนําสําหรับการสร้างการออกแบบใหม่

รายละเอียดภาพของคําสั่งชุดเครื่องมือ System Console มีระบุไว้ด้านล่าง คําแนะนําเพิ่มเติมรวมอยู่ในไฟล์readme.txt

รูปภาพที่ 3 คอนโซลระบบตัวอย่างการออกแบบ

อ่าน/เขียนของคอนโซลระบบ:

  • ในการอ่านข้อมูลจากที่อยู่เฉพาะผ่าน L3 Interconnect ไปยัง HPS SDRAM Controller เพียงแค่ใส่ที่อยู่ที่คุณต้องการอ่านและคลิก "อ่าน" (สีเทา)
  • หากต้องการเขียนข้อมูลไปยังที่อยู่เฉพาะผ่าน L3 Interconnect ไปยัง HPS SDRAM Controller ให้ใส่ที่อยู่ที่คุณต้องการเขียนและไบต์ข้อมูลที่คุณต้องการเขียน และคลิกปุ่ม "เขียนข้อมูล" (สีน้ําเงิน)

รูปภาพที่ 4 ตัวอย่างการออกแบบการอ่าน HPS ของคอนโซลระบบ

HPS คอนโซลระบบอ่าน:

  • ในการอ่านข้อมูลจากที่อยู่เฉพาะผ่าน MPU ให้ใส่ '1' ที่ตําแหน่งที่อยู่0x1ffffff4โดยใช้ปุ่ม "เขียนข้อมูล" แสดงเป็นสีน้ําเงิน
  • ใส่ที่อยู่ปลายทางในเซลล์ข้อมูลด้านขวาล่างที่วงกลมเป็นสีเทา
  • คลิกปุ่ม "เขียนที่อยู่" เพื่อให้ MPU อ่านเนื้อหาของที่อยู่ที่ป้อน

รูปภาพที่ 5 ตัวอย่างการออกแบบการเขียน HPS ของคอนโซลระบบ

HPS ของคอนโซลระบบเขียน:

  • ในการเขียนข้อมูลไปยังที่อยู่เฉพาะผ่าน MPU ให้ใส่ '2' ที่ตําแหน่งที่อยู่0x1ffffff4โดยใช้ปุ่ม "เขียนข้อมูล" แสดงเป็นสีน้ําเงิน
  • ใส่ที่อยู่ปลายทางในเซลล์ข้อมูลด้านขวาล่างที่วงกลมเป็นสีเทา
  • คลิกปุ่ม "เขียนที่อยู่"
  • เปลี่ยนที่อยู่ในเซลล์ที่อยู่กลางเป็น0x1fffffd4วงกลมสีน้ําเงิน
  • ใส่ไบต์ของข้อมูลที่คุณต้องการเขียนในเซลล์ข้อมูลที่อยู่ติดกันที่วงกลมเป็นสีน้ําเงิน
  • คลิกปุ่ม "เขียนข้อมูล" เพื่อให้ MPU ดําเนินการเขียน

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้