ตัวอย่างการออกแบบ OpenCL™ Host Pipe

แนะนําสําหรับ:

  • อุปกรณ์: ไม่ทราบ

  • Quartus®: v17.1

author-image

โดย

ตัวอย่างนี้แนะนําการใช้ Host Pipes ซึ่งใช้สําหรับการสื่อสารโดยตรงระหว่างเคอร์เนลที่ทํางานบนFPGAและรหัสโฮสต์ การสื่อสารเสร็จสิ้นผ่านบัส PCIe* แทนที่จะผ่าน DDR

คุณสมบัติ

  • OpenCL API พื้นฐาน
  • Host Pipe API สําหรับการถ่ายโอนแผนที่/ยกเลิกการแมป
  • กิจกรรม OpenCL และโปรไฟล์กิจกรรม

ดาวน์โหลด

ตัวอย่างการออกแบบให้ซอร์สโค้ดสําหรับอุปกรณ์ OpenCL (.cl) และแอปพลิเคชันโฮสต์ สําหรับการคอมไพล์แอปพลิเคชันโฮสต์ แพ็คเกจ Linux* ประกอบด้วย Makefile และแพคเกจ Windows ประกอบด้วยโครงการ Microsoft Visual Studio 2010

การดาวน์โหลดต่อไปนี้มีให้สําหรับตัวอย่างนี้:

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานการออกแบบที่อ้างอิงฮาร์ดแวร์

ข้อกําหนดซอฟต์แวร์และฮาร์ดแวร์

ตัวอย่างการออกแบบนี้ต้องใช้เครื่องมือต่อไปนี้:

  • Intel® FPGAซอฟต์แวร์ v17.1 หรือใหม่กว่า
  • Intel FPGA SDK สําหรับ OpenCL v17.1 หรือใหม่กว่า
  • บน Linux: GNU Make and gcc
  • บน Windows: Microsoft Visual Studio 2010
  • Intel® Arria® 10 PCIe Gen3x8 พร้อมอุปกรณ์เป้าหมายเป็นa10gx_hostch

ในการดาวน์โหลดเครื่องมือการออกแบบของ Intel ให้ไปที่ หน้า ดาวน์โหลด OpenCL ข้อกําหนดสําหรับระบบปฏิบัติการพื้นฐานนั้นเหมือนกับของ Intel FPGA SDK สําหรับ OpenCL

โลโก้ OpenCL และ OpenCL เป็นเครื่องหมายการค้าของ Apple Inc. ซึ่งใช้งานโดยได้รับอนุญาตจาก Khronos

* ผลิตภัณฑ์อ้างอิงตามข้อมูลจําเพาะของ Khronos ที่เผยแพร่ และผ่านกระบวนการทดสอบความสอดคล้องของ Khronos สามารถดูสถานะความสอดคล้องในปัจจุบันได้ที่www.khronos.org/conformance

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้