โปรเซสเซอร์ Nios® II พร้อมหน่วยความจําแบบคู่สนิท

author-image

โดย

ตัวอย่างการออกแบบนี้แสดงให้เห็นถึงการใช้หน่วยความจําที่เชื่อมโยงกันอย่างแน่นหนาในการออกแบบที่มีโปรเซสเซอร์ Nios II โปรเซสเซอร์ Nios II รับประกันการเข้าถึงหน่วยความจําบนชิปแบบคงที่ โดยการเปิดใช้งานโฮสต์หน่วยความจําที่เชื่อมโยงกันอย่างแน่นหนาของโปรเซสเซอร์ ทําให้รับประกันว่าจะมีการเข้าถึงหน่วยความจําบนชิปสําหรับแอพพลิเคชั่นที่สําคัญด้านประสิทธิภาพ การออกแบบนี้มีให้สําหรับชุดพัฒนาIntel® FPGAต่อไปนี้:

  • ชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II, Cyclone® III Edition
  • ชุดพัฒนาระบบแบบเอ็มเบ็ดเด็ด, Cyclone III Edition
  • ชุดพัฒนาFPGA GX Stratix® IV

การใช้ตัวอย่างการออกแบบนี้

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

ข้อกําหนดด้านฮาร์ดแวร์

  • คอร์Nios IIที่มีโฮสต์แบบคู่แน่น
  • หน่วยความจําบนชิป
  • คอนโทรลเลอร์ DDRx SDRAM
  • JTAG UART
  • ตัวจับเวลาของระบบ
  • ตัวจับเวลาความละเอียดสูง
  • ตัวนับประสิทธิภาพ
  • I/Os แบบขนาน LED (PIOs)
  • อุปกรณ์ต่อพ่วงการระบุระบบ (ID)

รูปภาพที่ 1 ระบบNios IIพร้อมคําแนะนําแบบคู่และหน่วยความจําข้อมูลอย่างแน่นหนา

ลิงก์ที่เกี่ยวข้อง

สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ตัวอย่างนี้ในโครงการของคุณ ไปที่:

คู่มือนักพัฒนาซอฟต์แวร์ Nios II ›

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้