ตัวอย่างการออกแบบนี้แสดงให้เห็นถึงการใช้หน่วยความจําที่เชื่อมโยงกันอย่างแน่นหนาในการออกแบบที่มีโปรเซสเซอร์ Nios II โปรเซสเซอร์ Nios II รับประกันการเข้าถึงหน่วยความจําบนชิปแบบคงที่ โดยการเปิดใช้งานโฮสต์หน่วยความจําที่เชื่อมโยงกันอย่างแน่นหนาของโปรเซสเซอร์ ทําให้รับประกันว่าจะมีการเข้าถึงหน่วยความจําบนชิปสําหรับแอพพลิเคชั่นที่สําคัญด้านประสิทธิภาพ การออกแบบนี้มีให้สําหรับชุดพัฒนาIntel® FPGAต่อไปนี้:
- ชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II, Cyclone® III Edition
- ชุดพัฒนาระบบแบบเอ็มเบ็ดเด็ด, Cyclone III Edition
- ชุดพัฒนาFPGA GX Stratix® IV
การใช้ตัวอย่างการออกแบบนี้
- การใช้หน่วยความจําแบบคู่กับบทช่วยสอนโปรเซสเซอร์ Nios II อธิบายถึงคําแนะนําโดยละเอียดในการสร้างระบบNios IIที่ใช้หน่วยความจําที่เข้าคู่กันอย่างแน่นหนา
- tcm.zip มีไฟล์ C ที่ต้องใช้เรียกใช้งานการออกแบบตามที่อธิบายไว้ในเอกสาร
- Nios II ตัวอย่างการออกแบบมาตรฐานอีเธอร์เน็ต มอบแพลตฟอร์มฮาร์ดแวร์ที่การออกแบบทํางานอยู่
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ข้อกําหนดด้านฮาร์ดแวร์
- คอร์Nios IIที่มีโฮสต์แบบคู่แน่น
- หน่วยความจําบนชิป
- คอนโทรลเลอร์ DDRx SDRAM
- JTAG UART
- ตัวจับเวลาของระบบ
- ตัวจับเวลาความละเอียดสูง
- ตัวนับประสิทธิภาพ
- I/Os แบบขนาน LED (PIOs)
- อุปกรณ์ต่อพ่วงการระบุระบบ (ID)
ลิงก์ที่เกี่ยวข้อง
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับการใช้ตัวอย่างนี้ในโครงการของคุณ ไปที่: