การออกแบบสถาปนิกระบบNios IIสาธิตวิธีการออกแบบโปรแกรมดูภาพดิจิทัลที่ช่วยให้คุณสามารถดูรูปภาพที่จัดเก็บไว้ในรูปแบบ JPEG ตัวอย่างการออกแบบนี้ยังแสดงวิธีเลื่อนดูภาพ JPEG ที่เก็บไว้ในหน่วยความจําแฟลชภายนอกโดยใช้จอแสดงผล LCD บนหน้าจอสัมผัส นอกจากนี้ ตัวอย่างการออกแบบนี้ยังแสดงวิธีการใช้งานโปรเซสเซอร์ Nios II หน่วยความจํา ไปป์ไลน์วิดีโอ คอนโทรลเลอร์ LCD และอุปกรณ์ต่อพ่วงอื่นๆ เพื่อออกแบบและสร้างระบบที่มีความสามารถในการเรียกใช้งานซอฟต์แวร์แอปพลิเคชัน เช่น ตัวแสดงภาพดิจิทัล
ตัวอย่างการออกแบบนี้มีเป้าหมายเพื่อใช้กับNios II Embedded Evaluation Kit (NEEK), Cyclone III Edition
การใช้ตัวอย่างการออกแบบนี้
ตัวอย่างการออกแบบนี้อ้างอิงจากระบบที่สร้างขึ้นในบทช่วยสอนการออกแบบสถาปัตยกรรมระบบNios II (PDF)
Nios IIไฟล์การออกแบบสถาปนิกระบบ ประกอบด้วยไฟล์ฮาร์ดแวร์และซอฟต์แวร์ที่จําเป็นสําหรับตัวอย่างการออกแบบนี้ตามที่อธิบายไว้ในเอกสาร
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ข้อกําหนดด้านฮาร์ดแวร์
ชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II ประกอบด้วยบอร์ดเริ่มต้น Cyclone® III FPGA และการ์ดเมซซานีนความเร็วสูง (HSMC) สําหรับ LCD
จําเป็นต้องมีแหล่งข้อมูลบอร์ดเริ่มต้นCyclone III FPGAต่อไปนี้:
- Cyclone III EP3C25F324 FPGA
- สาย USB-BlasterTM แบบฝัง
- DDR SDRAM 32-MB
- หน่วยความจําแฟลช Intel P30/P33 16-MB
- ออสซิลเลเตอร์แบบออนบอร์ด 50-MHz
ต้องระบุแหล่งข้อมูลการ์ดลูก LCD ต่อไปนี้:
- หน้าจอสัมผัส LCD, จอแสดงผลพิกเซล 800x480