ตัวอย่างการออกแบบนี้เป็นตัวแปลงอนาล็อกเป็นดิจิทัล (ADC) ที่คุ้มค่าและแม่นยําสูงที่ใช้กันทั่วไปในแอปพลิเคชันไร้สายและเสียง ซึ่งประกอบด้วยสองบล็อกหลัก: โมดูลโมดูลาล็อกและตัวกรองดิจิทัล Modulator แบบโอเวอร์ตัวอย่างแบบอะนาล็อกและแปลงสัญญาณอะนาล็อกเป็นสตรีมบิต จากนั้นตัวกรองดิจิทัลจะแปลงสตรีมซีเรียลเป็นหมายเลขดิจิทัลโดยการดําเนินการลอจิก
ตัวอย่างการออกแบบนี้แสดงให้เห็นถึงวิธีที่มีประสิทธิภาพและประหยัดต้นทุนในการปรับใช้ตัวกรองการ decimation ดิจิทัลด้วยวิธีการพาร์ทิชันแบบหลายขั้นตอนและใช้คุณสมบัติ Time-Division Multiplexed (TDM) ใน DSP Builder Advanced Blockset เพื่อให้ได้ทั้งประสิทธิภาพความเร็วสูงและการใช้ทรัพยากรต่ํา
รูปภาพที่ 1 แสดงแผนภาพบล็อกของ Sigma-Delta ADC พร้อม Modulator แบบอะนาล็อกที่จําลองด้วยบล็อก Simulink และตัวกรองการทําลายข้อมูลดิจิทัล (ใช้งานกับบล็อก DSP Builder)
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้:
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ข้อมูล จำเพาะ
ตารางที่ 1 แสดงรายการข้อมูลจําเพาะที่ใช้ในการออกแบบตัวกรองการถอดรหัสดิจิทัล
ตารางที่ 1 ข้อมูลจําเพาะสําหรับตัวกรองการถอดรหัสดิจิทัล
พารามิเตอร์ตัวกรองการปฏิเสธดิจิตอล |
ค่า |
---|---|
จํานวนช่องสัญญาณ |
8 |
ตัวคูณการเปลี่ยนแปลงอัตราการปฏิเสธ |
64 |
อัตราตัวอย่างอินพุต |
3.072 Mbps |
อัตราตัวอย่างเอาต์พุต (fs) |
48 KHz |
ความกว้างของข้อมูลเอาต์พุต |
16 |
ความถี่ Passband |
0.423 fs |
ความถี่ Stopband |
0.5 fs |
ระลอกแบบ Passband |
0.04 dB |
อัตรานาฬิกา |
24.576 MHz |
ตระกูลอุปกรณ์ |
Cyclone® III |
ลิงก์ที่เกี่ยวข้อง
สําหรับข้อมูลเพิ่มเติมเกี่ยวกับคุณสมบัติที่เกี่ยวข้องที่ใช้ในตัวอย่างการออกแบบนี้ในโครงการของคุณ ไปที่: