หน่วยป้องกันหน่วยความจํา (MPU)

author-image

โดย

ตัวอย่างการออกแบบนี้แสดงคุณสมบัติพื้นฐานของหน่วยปกป้องหน่วยความจําเสริม (MPU) ของโปรเซสเซอร์Nios ® II (MPU) รวมถึงวิธีการใช้ MPU โดยไม่มีการรองรับระบบปฏิบัติการ (OS)

ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์

การออกแบบฮาร์ดแวร์ที่ใช้ในตัวอย่างนี้ให้เป้าหมายชุดการประเมินแบบเอ็มเบ็ดเด็ด Nios II (NEEK) Cyclone® III Edition อุปกรณ์ต่อพ่วงที่สําคัญในการออกแบบนี้ประกอบด้วย:

คอร์ CPU Nios II/f ที่เปิดใช้งาน MPU
RAM บนชิป
JTAG UART

การใช้ตัวอย่างการออกแบบนี้

สําหรับข้อมูลเกี่ยวกับวิธีเรียกใช้งานตัวอย่างการออกแบบ โปรดดูNios II การใช้งาน MPU
ดาวน์โหลดไฟล์ที่ใช้ในตัวอย่างนี้: an540_91.zip

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้