ตัวอย่างการออกแบบนี้ประกอบด้วยการออกแบบฮาร์ดแวร์เท่านั้นสําหรับใช้กับระบบปฏิบัติการที่เข้ากันได้ที่สนับสนุนหน่วยการจัดการหน่วยความจํา (MMU) ส่วนฮาร์ดแวร์ประกอบด้วยคอร์ Nios® II/f ที่เปิดใช้งาน MMU ด้วยเวกเตอร์รีเซ็ตที่ชี้ไปที่หน่วยความจําแฟลชและเวกเตอร์ข้อยกเว้นที่ชี้ไปที่หน่วยความจํา DDR3
คุณสามารถใช้การออกแบบนี้เป็นจุดเริ่มต้นในการสร้างระบบNios® IIโปรเซสเซอร์ที่รองรับ MMU ของคุณเอง การออกแบบนี้รองรับชุดพัฒนาIntel® FPGAต่อไปนี้:
ข้อมูลจําเพาะการออกแบบฮาร์ดแวร์
- คอร์ Nios® II/f พร้อมโมดูลดีบัก JTAG
- คอนโทรลเลอร์ DDR3 SDRAM
- อินเตอร์เฟซหน่วยความจําแฟลช Common Flash Interface (CFI)
- การควบคุมการเข้าถึงสื่อแบบ Triple Speed Ethernet (MAC)
- JTAG UART
- ตัวจับเวลาของระบบ
- ตัวจับเวลาความละเอียดสูง
- ตัวนับประสิทธิภาพ
- I/Os แบบขนาน LED (PIOs)
- PIOs กดปุ่ม
- อุปกรณ์ต่อพ่วง ID ระบบ
- TX/RX SGDMA
- หน่วยความจําบนชิป
การใช้ตัวอย่างการออกแบบนี้
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®
ดาวน์โหลดไฟล์ zip ที่เหมาะสําหรับชุดของคุณด้านล่าง
Stratix® IV:
- 4SGX230 Nios® IIไฟล์ ZIP MMU (14.1) ›
- 4SGX230 Nios® IIไฟล์ ZIP MMU (14.0) ›
- 4SGX230 Nios® IIไฟล์ MMU zip (13.1) ›
Cyclone® III:
หมายเหตุ: Cyclone®ตระกูลอุปกรณ์ III ไม่รองรับใน ACDS เวอร์ชั่น 14.0 ขึ้นไป
ลิงก์ที่เกี่ยวข้อง
สําหรับข้อมูลเพิ่มเติม คุณสามารถดูลิงก์ด้านล่าง: