ตัวอย่างการออกแบบที่ใช้พลังงานต่ําNios® II

แนะนําสําหรับ:

  • อุปกรณ์: Cyclone® III

  • Quartus®: ไม่ทราบ

author-image

โดย

ตัวอย่างการออกแบบที่ใช้พลังงานต่ํานี้สาธิตวิธีใช้คอมไพเลอร์การเร่งความเร็ว Nios II C-to-Hardware (C2H) เพื่อช่วยลดการใช้พลังงานแบบไดนามิกในการออกแบบฝังตัวที่ใช้FPGA ตัวอย่างจะคํานวณรูปแบบการแตกหักของ Mandelbrot โดยใช้จํานวนตัวเร่งฮาร์ดแวร์ที่แตกต่างกันเพื่อวัดผลกระทบต่อการใช้พลังงานและอัตรารับส่งของระบบทั้งหมด

ตัวอย่างการออกแบบทํางานบนชุดเริ่มต้น Cyclone® III FPGAที่ประหยัด

ตัวอย่างประกอบด้วยการออกแบบที่แยกกันสามแบบ แต่ละตัวแสดงถึงระดับการเร่งความเร็วฮาร์ดแวร์ที่แตกต่างกัน:

  • ไม่มีตัวเร่งฮาร์ดแวร์
  • ตัวเร่งฮาร์ดแวร์หนึ่งตัว
  • ตัวเร่งฮาร์ดแวร์ห้าตัว

ทั้งสามตัวอย่างจะเปลี่ยนความถี่สัญญาณนาฬิกาของทั้งโปรเซสเซอร์และตัวเร่งความเร็วตามลําดับ เพื่อให้สามารถวัดและเปรียบเทียบพลังงานสําหรับแต่ละการกําหนดค่าได้

ตัวอย่างนี้แสดงให้เห็นว่าด้วยการเพิ่มตัวเร่งความเร็วฮาร์ดแวร์ลงในการออกแบบ คุณสามารถลดความถี่นาฬิกาของระบบลงได้อย่างมาก ซึ่งจะช่วยลดการใช้พลังงานแบบไดนามิก แต่ยังคงรักษาระดับประสิทธิภาพที่ต้องการ ตารางที่ 1 แสดงไดนามิกที่วัดค่าสําหรับการกําหนดค่าตัวอย่างสามรูปแบบ

หมาย เหตุ:

  1. พลังงานไดนามิกหมายถึงพลังงานทั้งหมดหักออกจากพลังงานไฟฟ้าสถิตย์ (พลังงานที่วัดได้โดยไม่มีการใช้นาฬิกา)
  2. Fps = เฟรมต่อวินาที
  3. mWs = Miliwatt วินาที

ในระบบที่เร่งความเร็วห้าตัว ตัวเร่งความเร็วแต่ละตัวจะทํางานโดยอัตโนมัติโดยประมวลผลเส้นแนวนอนครั้งละหนึ่งบรรทัด เมื่อเสร็จสิ้นการประมวลผลกลุ่มรูปภาพ รูปภาพจะได้รับบรรทัดถัดไปและเริ่มประมวลผล ฮาร์ดแวร์ Mutex จะถูกใช้เพื่อป้องกันไม่ให้ตัวเร่งความเร็วหลายตัวได้รับสายเดียวกัน

รูปภาพที่ 1 แผนผังบล็อกแบบง่ายของระบบที่เร่งความเร็วห้าตัว

เรียกใช้งานตัวอย่าง

ในการดาวน์โหลดและเรียกใช้งานตัวอย่างการออกแบบที่ใช้พลังงานต่ําNios II ให้ทําตามขั้นตอนต่อไปนี้:

  1. ดาวน์โหลด ไฟล์zipที่มีตัวอย่างการออกแบบที่ใช้พลังงานต่ําNios II
  2. แตกไฟล์ที่ดาวน์โหลดมา ไฟล์zip ไปยังไดเรกทอรีที่ทํางานบนคอมพิวเตอร์ของคุณ
  3. เชื่อมต่อสายไฟและสาย USB เข้ากับชุดCyclone III Starter และเชื่อมต่อปลายอีกด้านหนึ่งของสาย USB เข้ากับขั้วต่อ USB ของคอมพิวเตอร์ของคุณ เปิดเครื่องไปที่บอร์ด
  4. เปิด Nios II Command Shell และเปลี่ยนเป็นไดเรกทอรีที่คุณดึงข้อมูล ไฟล์zip
  5. เปลี่ยนเป็นไดเรกทอรี "c3_power_c2h_0_accel/software_examples/app/accel_0_test"
  6. พิมพ์คําสั่ง "./create_this_app" เพื่อสร้างและสร้างโครงการซอฟต์แวร์
  7. พิมพ์คําสั่ง "nios2-configure-sof. /.. /.. /c3_power_proj.sof " เพื่อกําหนดค่าFPGA 65 nm บนบอร์ด Cyclone III Starter Kit
  8. พิมพ์คําสั่ง "nios2-terminal" เพื่อเปิดเซสชันของเทอร์มินัล
  9. พิมพ์คําสั่ง "make download-elf" เพื่อดาวน์โหลดและเรียกใช้ซอฟต์แวร์บนโปรเซสเซอร์ Nios II

การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®

การดําเนินการนี้จะเรียกใช้งานการออกแบบNios IIเท่านั้น (ไม่มีตัวเร่งความเร็ว) หากต้องการเรียกใช้งานNios IIพร้อมกับตัวเร่งความเร็วหนึ่งตัวและNios IIการออกแบบตัวเร่งความเร็วห้าแบบ ให้ทําซ้ําขั้นตอนที่ 5-9 โดยเปลี่ยนเส้นทางในขั้นตอนที่ 5 ด้วย "c3_power_c2h_1_accel" และ "c3_power_c2h_5_accel" ตามลําดับ

ตอนนี้บอร์ดจะพิมพ์ข้อมูลความถี่สัญญาณนาฬิกาและการวัดประสิทธิภาพของ Mandelbrot ไปยังเซสชันของเทอร์มินัล คุณสามารถวัดค่าการใช้พลังงานรวมของแกนFPGAโดยวัดแรงดันไฟฟ้าบนตัวต้านทานการตรวจจับกระแสไฟฟ้าบนบอร์ด

ดูคู่มือผู้ใช้ Cyclone III FPGA Starter Kit สําหรับคําแนะนําทั้งหมดเกี่ยวกับการวัดและคํานวณการใช้พลังงานคอร์FPGAอย่างถูกต้อง

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้