706: การแมปสัญญาณต่อพ่วง IP HPS ไปยังอินเทอร์เฟซFPGA (PDF) จะแนะนําให้คุณทราบถึงขั้นตอนการออกแบบที่จําเป็นในการกําหนดเส้นทางอุปกรณ์ต่อพ่วงระบบโปรเซสเซอร์แบบแข็ง (HPS) ผ่านอินเทอร์เฟซFPGAโดยใช้ซอฟต์แวร์ Qsys และ Intel® Quartus® Prime หรือ Quartus® II หมายเหตุการใช้งานนี้รวมถึงบทช่วยสอนง่ายๆ เพื่อสาธิตวิธีแมปสัญญาณต่อพ่วง HPS EMAC และ I2C ไปยังอินเทอร์เฟซFPGA โดยอ้างอิงจาก Golden Hardware Reference Design (GHRD) และให้คําแนะนําทีละขั้นตอนเกี่ยวกับวิธีการทําขั้นตอนการแมปให้เสร็จสมบูรณ์
การออกแบบมีให้สําหรับชุดพัฒนาIntel® FPGAต่อไปนี้:
การใช้ตัวอย่างการออกแบบนี้
หากต้องการเรียกใช้งานตัวอย่างนี้ ให้ดาวน์โหลดan706-design-files.zipและคลายซิปลงในฮาร์ดไดรฟ์ของคุณ จากนั้นทําตามคําแนะนําใน AN 706: การแมปสัญญาณต่อพ่วง IP HPS ไปยัง FPGA Interface (PDF)
การใช้การออกแบบนี้อยู่ภายใต้และอยู่ภายใต้ข้อกําหนดและเงื่อนไขของข้อตกลงสิทธิ์การใช้งานตัวอย่างการออกแบบของ Intel®