การกําหนดค่าแบบอะซิงโครนัสแบบขนานแบบพาสซีฟ
ระหว่างการกําหนดค่า PPA ข้อมูลจะถูกถ่ายโอนจากอุปกรณ์การกําหนดค่า หน่วยความจําแฟลช หรืออุปกรณ์เก็บข้อมูลอื่นๆ ไปยังอุปกรณ์ FPGA ® Intel บนหมุด DATA[7..0] โครงร่างการกําหนดค่านี้ไม่มีข้อมูลแบบอะซิงโครนัส ดังนั้นสัญญาณควบคุมจะควบคุมวงจรการกําหนดค่า
สําหรับข้อมูลเพิ่มเติม โปรดดูบทการกําหนดค่าของอุปกรณ์ Intel® FPGA ที่เกี่ยวข้องใน คู่มือการกําหนดค่า.
วิธีการกําหนดค่า
- การใช้โฮสต์อัจฉริยะ เช่น ไมโครโปรเซสเซอร์ หรือ CPLD
การออกแบบอ้างอิง
- ตัวควบคุมการกําหนดค่า MAX® ซีรี่ส์โดยใช้กระดาษสีขาวหน่วยความจําแฟลช (PDF) ›
- การใช้ CPLD MAX® หรือ MAX® II เป็นตัวควบคุมการกําหนดค่าเพื่อกําหนดค่า FPGAs ® Intel จากหน่วยความจําแฟลช
- ซอร์สโค้ด (ZIP) ในเวริล็อกและ VHDL
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้