การกําหนดค่า Fast Passive Parallel
แหล่งข้อมูลการกําหนดค่า Fast passive parallel (FPP) ให้คําแนะนําและเครื่องมือเพื่อช่วยคุณในการออกแบบ FPGA
วิธีการกําหนดค่า
- ใช้โปรเซสเซอร์เป็นโฮสต์ภายนอก
- ใช้ CPLD ซีรีส์ MAX® เป็นโฮสต์ภายนอก
โซลูชันเอ็มเบ็ดเด็ด
- เอกสารการกําหนดค่าไดรเวอร์ซอฟต์แวร์ MicroBlasterTM FPP
- ไดรเวอร์ซอฟต์แวร์แบบพกพาที่ใช้ในการกําหนดค่า Intel FPGA ผ่านอินเทอร์เฟซ FPP
- ไดรเวอร์ซอฟต์แวร์ MicroBlaster FPP (ZIP) มีเป้าหมายสําหรับการกําหนดค่าแบบขนานแบบ Passive ที่รวดเร็วเอ็มเบ็ดเด็ด
คู่มือผู้ใช้
- คู่มือผู้ใช้ Parallel Flash Loader Intel® FPGA IP
- วิธีการเขียนโปรแกรมอุปกรณ์หน่วยความจําแฟลช CFI ผ่านอินเทอร์เฟซ JTAG และลอจิกเพื่อควบคุมการกําหนดค่าจากอุปกรณ์หน่วยความจําแฟลชไปยัง Intel FPGA
การออกแบบอ้างอิง
- เอกสารไวท์เปเปอร์เกี่ยวกับการกําหนดค่าคอนโทรลเลอร์การกําหนดค่า MAX Series โดยใช้หน่วยความจําแฟลช
- การใช้ MAX หรือ MAX® II CPLD เป็นคอนโทรลเลอร์การกําหนดค่าเพื่อกําหนดค่า FPGAs Intel จากหน่วยความจําแฟลช
- การออกแบบการอ้างอิงซอร์สโค้ดคอนโทรลเลอร์การกําหนดค่าหน่วยความจําแฟลช (ZIP) ใน Verilog และ VHDL
เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้