คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition 24.2 และรุ่นก่อนหน้า คุณอาจสังเกตเห็นการออกแบบ F-tile Serial Lite IV Intel FPGA IP พร้อมการมอดูเลต PAM4 ล้มเหลวในการรับ rx_link_up อ้างอิงในการจําลอง นี่เป็นเพราะ rx_cdr_lock ไม่ได้ถูกตรวจสอบแล้วซึ่งส่งผลให้ rx_pcs_ready ไม่ได้ถูกตรวจสอบ ความล้มเหลวนี้เกิดจากการเข้าใจผิดของมาสเตอร์และทาส AIB โดยแนะนําข้อผิดพลาด deskew ในข้อมูลอนุกรมในคอนโทรลเลอร์รีเซ็ตแบบซอฟต์
ความละเอียด
ไม่มีวิธีการแก้ไขปัญหา
- ปัญหานี้เฉพาะในการจําลองและไม่ส่งผลกระทบต่อผลลัพธ์การทดสอบฮาร์ดแวร์
- ปัญหานี้อาจหายไปเมื่อคุณรันการจําลองอีกครั้ง ทั้งนี้เนื่องจากตัวจําลองอาจรองรับการสร้างข้อมูลเริ่มต้นแบบสุ่ม และข้อมูลเริ่มต้นบางตัวจะไม่ประสบกับความล้มเหลวนี้
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.3.1