ทําไมฉันจึงได้รับข้อผิดพลาดการจําลอง "wr_data เป็น X" สําหรับ F-Tile Ethernet FPGA Hard IP พร้อมเปิดใช้งาน Auto-Negotiation และ Link Training (AN/LT)

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และ 24.2 คุณอาจเห็นข้อผิดพลาด "wr_data เป็น X" ในระหว่างการจําลองสําหรับ F-Tile Ethernet FPGA Hard IP พร้อมรองรับ Auto-Negotiation และ Link Training (AN/LT) ขณะรันการจําลอง ข้อผิดพลาดนี้เกิดขึ้นสําหรับตัวแปร 25GE-1 พร้อมการออกแบบตัวอย่างอินเตอร์เฟซไคลเอ็นต์ "MII PCS เท่านั้น"

เมื่อต้องการหลีกเลี่ยงปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้:

1. ) ไปยังโฟลเดอร์ <your_design_path>/example_testbench
2. ) เปิดไฟล์ testbench "basic_avl_tb_top.sv"
3. ) เพิ่ม ความล่าช้า ~20us สําหรับการยกเลิกการการยืนยัน "i_reconfig_reset" ตามที่แสดงด้านล่าง
   
4. ) รันการจําลองตามที่อธิบายไว้ในคู่มือผู้ใช้ตัวอย่างการออกแบบ

ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต