ID บทความ: 000099410 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 01/08/2024

ทําไม F-Tile Low Latency Ethernet 10G MAC FPGA IP แสดงชุดพัฒนาเป้าหมายเป็นบอร์ด P-Tile และ E-Tile

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • IP เอฟพีจีเอ Intel® Ethernet 10G MAC ความหน่วงแฝงต่ำ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์การออกแบบ Quartus® Prime Pro Edition เวอร์ชัน 24.2 F-Tile Low Latency Ethernet 10G MAC FPGA แท็บตัวอย่าง IP GUI แสดงบอร์ดเป้าหมายเป็นชุดพัฒนา Agilex™ 7 FPGA F-Series (Production P-Tile และ E-Tile) เมื่อเป้าหมายเป็นอุปกรณ์ที่ใช้ F-Tile

    ความละเอียด

    ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์การออกแบบ Quartus® Prime Pro Edition เวอร์ชันในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้