ID บทความ: 000099391 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 02/08/2024

ทําไมจึงพบข้อผิดพลาดในการจําลองโดยใช้ F-Tile Ethernet FPGA Hard IP เมื่อมีการใช้ใน MACsec FPGA การออกแบบตัวอย่างระบบ IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และ 24.2 ทําให้ F-Tile Ethernet FPGA Hard IP แสดงข้อผิดพลาดทําให้ตัวส่งสัญญาณรีเซ็ตเพื่อรับทราบและเสถียรภาพของเลนตัวส่งสัญญาณที่จะล้มเหลว

    ปัญหานี้พบได้ในการออกแบบที่กําหนดเองได้ในการออกแบบตัวอย่างระบบ MACsec FPGA IP

    ความละเอียด

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้