คุณสมบัติ Agilex™ 5 IP ใดที่มีการตรวจสอบฮาร์ดแวร์แบบจํากัดในซอฟต์แวร์ Quartus® Prime Pro Edition v24.2

คุณสมบัติอุปกรณ์/IP

IP/ฟังก์ชันไม่ได้รับการตรวจสอบในฮาร์ดแวร์สําหรับ 24.2

ตัวรับส่งสัญญาณ

IP FPGA PHY โดยตรง GTS PMA/FEC

โหมด PCS Direct
Tx/Rx Simplex
ตัวเลือก "พารามิเตอร์แอนะล็อก" (ยกเว้นค่าเริ่มต้น)

GTS Reset Sequencer FPGA IP

IP FPGA นาฬิกา PLL ของระบบ GTS

ชุดเครื่องมือตัวรับส่งสัญญาณ GTS

ตัวเลือก FEC

อีเธอร์เน็ต

GTS Ethernet FPGA Hard IP

SyncE, คุณสมบัติ MAC (SFC, PFC, CRC), การปรับแบบแมนนวล

ลูปแบ็คไคลเอนต์ใน ED

40G Ethernet FPGA IP ความหน่วงแฝงต่ํา

SyncE, คุณสมบัติ MAC (SFC, PFC, CRC)

IP FPGA อีเธอร์เน็ตความเร็วสามเท่า

ลูปแบ็คบน MII/GMII, อินเทอร์เฟซ RGMII, การควบคุมการไหล, Align-Packet Header ด้วย 32 บิต

ชุดเครื่องมืออีเธอร์เน็ต

หลายอินสแตนซ์โดยไม่ต้องใช้ PTP

ลูปแบ็คภายนอกด้วย PTP

PCIe

GTS AXI Streaming FPGA IP Core สําหรับ PCI Express

ตัวอย่างการออกแบบ, PTM

อินเทอร์ลาเคน

GTS Interlaken FPGA IP

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

JESD204

JESD204C GTS FPGA IP

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

PHYLITE

PHY Lite สําหรับอินเทอร์เฟซแบบขนาน FPGA IP

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

HPS

โปรเซสเซอร์และอุปกรณ์ต่อพ่วง

ความพร้อมของซอฟต์แวร์แบบฝัง

วีดิทัศน์

DisplayPort FPGA IO

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

GTS DisplayPort Phy Altera FPGA IP

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

GTS HDMI FPGA IP

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์

IP FPGA โปรเซสเซอร์และอุปกรณ์ต่อพ่วง GTS SDI II

IP ไม่ได้รับการตรวจสอบในฮาร์ดแวร์