ID บทความ: 000099280 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/08/2024

ทําไมการออกแบบ F-Tile Serial Lite IV FPGA IP RX Simplex rx_pcs_ready ล้มเหลวในการ assert

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.2 สําหรับ F-Tile Serial Lite IV FPGA IP ในโหมด RX simplex สําหรับอัตราข้อมูล PMA ที่สูงกว่า 25Gbps ภายใต้สถานการณ์ที่ไม่ได้ใช้ช่องสัญญาณ TX ที่เกี่ยวข้อง คุณจะสังเกตเห็นความล้มเหลวในการเชื่อมต่อ RX:

    • rx_block_lock: 1'b0
    • rx_pcs_ready: 1'b0

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ คุณสามารถใช้วิธีการสองวิธีต่อไปนี้:

    1. วางโหมด Serial Lite IV FPGA IP ของ F-Tile ที่ซ้ําซ้อนด้วยโหมด TX Simplex ในช่องสัญญาณเดียวกัน
    2. เปลี่ยน F-Tile Serial Lite IV FPGA IP เป็นโหมดดูเพล็กซ์

    ไม่มีแผนที่จะแก้ไขปัญหาข้างต้น

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้