ID บทความ: 000099253 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/07/2024

ทําไมฉันถึงเห็น HPS IO ที่แตกต่างกันในการออกแบบ FPGA ที่ใช้ SDM พร้อมโหมดการบูตครั้งแรกของ HPS ที่ HPS EMIF IP ไม่ได้รับการสร้างอินสแตนซ์

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และ eariler แฮช HPS IO ที่สร้างขึ้นสําหรับเฟส 1 และบิตสตรีม 2 อาจเปลี่ยนแปลงระหว่างรุ่นหาก HPS EMIF ไม่สร้างอินสแตนซ์ในการออกแบบที่เปิดใช้งาน HPS ซึ่งมีผลต่อการออกแบบที่โหมดการบูตถูกตั้งค่าเป็น 'HPS First'

    ความละเอียด

    คุณอาจใช้การกําหนด QSF เพื่อหลีกเลี่ยงปัญหานี้ :

    set_global_assignment -ชื่อ INI_VARS "asm_constant_hpsio_hash = on"

    นี่ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้