ฉันจะลดเวลาการจําลองที่ต้องใช้ในการจําลองการออกแบบที่ใช้ตัวรับส่งสัญญาณ F-Tile ที่ใช้ FEC ได้อย่างไร

เนื่องจากปัญหาในซอฟต์แวร์ Prime Pro Edition เวอร์ชัน 24.2 รุ่น C ที่จําเป็นสําหรับเวลาการจําลองที่เร็วขึ้นของการออกแบบที่ใช้ตัวรับส่งสัญญาณ F-Tile ที่ใช้ FEC จะไม่เปิดใช้งานตามค่าเริ่มต้น

เพื่อหลีกเลี่ยงปัญหานี้ ให้ทําตามขั้นตอนต่อไปนี้ ขึ้นอยู่กับตัวจําลองที่คุณกําลังใช้:

• VCS

1. เปิดสคริปต์การตั้งค่าการจําลอง (vcs_setup.sh) ในไดเรกทอรีการจําลอง Synopsys VCS
2. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_SIM_OPTIONS

USER_DEFINED_SIM_OPTIONS ="-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec"

3. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_ELAB_OPTIONS

USER_DEFINED_ELAB_OPTIONS="+define+gdrb_GDR_FEC_FASTSIM"

• Xcelium

1. เปิดสคริปต์การตั้งค่าการจําลอง (xcelium_setup.sh) ในไดเรกทอรีการจําลอง Xcelium
2. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_SIM_OPTIONS

USER_DEFINED_SIM_OPTIONS ="-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec"

3. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_COMPILE_OPTIONS

USER_DEFINED_COMPILE_OPTIONS="+define+gdrb_GDR_FEC_FASTSIM"

• Questasim

1. เปิดสคริปต์การตั้งค่าการจําลอง (msim_setup.tcl) ในไดเรกทอรีการจําลอง Mentor
2. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_ELAB_OPTIONS

USER_DEFINED_ELAB_OPTIONS ="-sv_lib $QUARTUS_INSTALL_DIR/eda/sim_lib/libdb_gdr_fec"

3. ผนวกตัวเลือกต่อไปนี้ลงใน USER_DEFINED_COMPILE_OPTIONS

USER_DEFINED_COMPILE_OPTIONS="+define+gdrb_GDR_FEC_FASTSIM"

• ริเวียรา

ตัวจําลอง Riviera ไม่ได้รับการสนับสนุนในขณะนี้

ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันในอนาคต