ID บทความ: 000099169 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 19/06/2024

ทําไมอินเทอร์เฟซข้อมูล avst_source_u_data ถึงมีการโอเวอร์โฟลว์เมื่อใช้การบีบอัดบล็อกจุดลอยตัว (BFP) ด้วย O-RAN FPGA IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • อินเตอร์เฟซ
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในข้อมูลแบบทวีคูณ O-RAN FPGA IP, ตัวอย่างดิบ IQ (iSample และ qSample) สนับสนุนพลังสูงสุด 7 ในการบีบอัดข้อมูลจุดลอยตัว (BFP) บล็อกเท่านั้น

    หากเอ็กซ์โพเนนต์มีขนาดใหญ่กว่า อินเทอร์เฟซ avst_source_u_data จะเกิน

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ผู้ใช้ควรตรวจสอบให้แน่ใจว่าพวกเขาปรับขนาดข้อมูลตัวอย่างดิบ IQ เพื่อรักษาเอ็กซ์โพเนนต์ไว้ภายใน 7

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในการเปิดตัว O-RAN FPGA IP ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    Intel® Arria® 10 FPGA และ SoC FPGA
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้