ID บทความ: 000099156 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/05/2025

ทําไม F-Tile Ethernet Multirate FPGA IP จึงเริ่มส่งแพ็กเก็ตที่ไม่ถูกต้องเมื่อมีการ<n>ยกเลิกสัญญาณ "i_p_tx_rst_n" หรือ "o_p<n>_rst_n"</n></n>

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 F-Tile Ethernet Multirate FPGA IP จะส่งแพ็กเก็ตที่ไม่ถูกต้องเมื่อสัญญาณ "i_p<n>_tx_rst_n" หรือ "o_p<n>_rst_n" ถูกตั้งค่าเป็น "เปิดใช้งาน IEEE 1588 PTP" และตัวเลือกพารามิเตอร์ "Link fault generation" ถูกตั้งค่าเป็น "สองทิศทาง"
    แพคเก็ตที่ไม่ถูกต้องเหล่านี้ไม่ได้ถูกขับเคลื่อนโดยอินเทอร์เฟซไคลเอ็นต์
    โดยทั่วไปแล้ว แพ็กเก็ตจะมีความยาว 64 ไบต์ และจะมีเพียงศูนย์ในเขตข้อมูลทั้งหมด

    ความละเอียด

    ปัญหานี้ไม่มีวิธีการแก้ปัญหานี้

    ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่เวอร์ชัน 24.3 ของซอฟต์แวร์ Quartus® Prime Pro Edition

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้