ID บทความ: 000099103 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 13/06/2024

ข้อผิดพลาด(11193): พอร์ตเอาต์พุต "OUTCLK[<number>]" ของ "CMU_FPLL" ไม่สามารถเชื่อมต่อกับพอร์ต PLD "I[<number>]" ของ "IO_OUTPUT_BUFFER" สําหรับโหนด "<pin name="">" ได้</pin></number></number>

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 22.3 ถึง 23.3 คุณจะเห็นข้อผิดพลาดนี้เมื่อเอาต์พุตสัญญาณนาฬิกาของ FPLL เชื่อมต่อกับพินเอาต์พุตโดยใช้อุปกรณ์ 2.5 V, 3.0-V LVTTL หรือ 3.0-V LVCMOS I/O ในอุปกรณ์ Arria® 10 และ Cyclone® 10 GX

ความละเอียด

ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่ซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

Intel® Cyclone® 10 GX FPGA
Intel® Arria® 10 FPGA และ SoC FPGA

1

ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

ติดต่อฝ่ายสนับสนุน

คำประกาศสิทธิ์

1

การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้