คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.3 ขึ้นไป สัญญาณเอาต์พุตโดยไม่มีการกําหนดสายใน Verilog HDL จึงไม่ได้รับการยอมรับจากผู้วางแผนพินหลังจากการวิเคราะห์และสังเคราะห์ ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันก่อนหน้า ไม่จําเป็นต้องกําหนดสาย
ความละเอียด
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต