ID บทความ: 000099037 ประเภทข้อมูล: ข้อความแสดงข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 05/06/2024

ทําไมตัวอย่างการออกแบบ HDMI FPGA IP จึงล้มเหลวในการเลือกตัวเลือกบอร์ดเป็นชุดพัฒนาแบบกําหนดเอง

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • HDMI*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 ข้อผิดพลาดต่อไปนี้จะปรากฏเมื่อสร้างตัวอย่างการออกแบบ HDMI FPGA IP เมื่อเลือกตัวเลือกบอร์ดเป็นชุดพัฒนาแบบกําหนดเอง:

    ข้อผิดพลาด Tcl: ข้อผิดพลาด: ค่า "OSC_CLK_1_" สําหรับการกําหนด "DEVICE_INITIALIZATION_CLOCK" ไม่ถูกต้อง ระบุค่าที่ถูกต้อง

    ความละเอียด

    หากต้องการแก้ไขปัญหานี้ โปรดทําตามขั้นตอนด้านล่าง:

    ผู้ใช้สามารถเลือกตัวเลือก ไม่มีชุดพัฒนา แทนชุดเครื่องมือพัฒนาแบบกําหนดเอง
    การออกแบบที่สร้างขึ้นจะยังคงเหมือนเดิม แต่ผู้ใช้ต้องอัปเดตการกําหนด PIN ในไฟล์ QSF

    ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7
    Intel® Stratix® 10 FPGA และ SoC FPGA

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้