คำอธิบาย
อัตราข้อมูลต่ําสุดของตัวรับสัญญาณที่รองรับโดยการเชื่อมต่อสัญญาณดิฟเฟอเรนเชียลแบบดิฟเฟอเรนเชียลแรงดันไฟฟ้าต่ํา (LVDS) FPGA IP ในอุปกรณ์ Agilex™ 5 ในทุกโหมดคือ 600Mbps รวมถึงโหมด DPA โหมด Non-DPA และโหมด CDR แบบอ่อน
ความละเอียด
หากต้องการรองรับอัตราข้อมูลที่ต่ํากว่า 600Mbps คุณสามารถเลือกโหมด DDIO ใน GPIO FPGA IP