ในคู่มือผู้ใช้ Cyclone® V Hard IP สําหรับ PCI Express* เวอร์ชัน 1.5 และรุ่นก่อนหน้า คุณจะเห็นคําอธิบายเกี่ยวกับ pld_clk: "คุณต้องขับเคลื่อนนาฬิกานี้ด้วย coreclkout_hip"
อย่างไรก็ตาม ในอินเทอร์เฟซผู้ใช้ Cyclone® V Avalon® Streaming (Avalon-ST) สําหรับคู่มือผู้ใช้โซลูชัน PCIe* เวอร์ชั่น 18.0 คุณจะเห็นคําอธิบายเกี่ยวกับ pld_clk: "คุณสามารถขับเคลื่อนนาฬิกานี้ได้ด้วยการ coreclkout_hip หากคุณขับเคลื่อน pld_clk ด้วยแหล่งนาฬิกาอื่น จะต้องเท่ากับหรือเร็วกว่า coreclkout_hip แต่ไม่สามารถเร็วกว่า 250 MHz เลือกแหล่งนาฬิกาที่มีความแม่นยํา 0 ppm หาก pld_clk ทํางานที่ความถี่เดียวกันกับ coreclkout_hip"
ได้ คุณสามารถไดรฟ์ pld_clk ด้วยแหล่งนาฬิกาอื่น ทําตามคําอธิบาย pld_clk ในอินเทอร์เฟซ Cyclone® V Avalon® Streaming (Avalon-ST) สําหรับคู่มือผู้ใช้โซลูชัน PCIe* เวอร์ชัน 18.0
ข้อมูลนี้จะได้รับการอัปเดตในคู่มือผู้ใช้ Cyclone® V Hard IP สําหรับ PCI Express* ในอนาคต