ID บทความ: 000099005 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 22/11/2024

อะไรคือความแตกต่างระหว่างการแก้ไขทั้งสองของ Configuration Register Map ใน R-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express*

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในคู่มือผู้ใช้ R-Tile Avalon® Streaming FPGA IP Core สําหรับ PCI Express* คุณอาจเห็นมีการแก้ไขสองอย่างสําหรับแผนที่รีจิสเตอร์สําหรับโหมด R-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express* ในโหมด X16, X8 และ X4

    ความละเอียด

    ข้อมูลนี้จะพร้อมใช้งานในคู่มือผู้ใช้ R-Tile Avalon® Streaming FPGA IP สําหรับ PCI Express* ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 I-ซีรีส์
    ชุดพัฒนาเอฟพีจีเอ Intel® Agilex™ I-ซีรีส์

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้