ID บทความ: 000098931 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 06/10/2025

ทําไม MULTI Channel DMA FPGA IP Core สําหรับ PCI Express* ของ H-Tile ลดแพ็คเก็ตลงอย่างมากเมื่อรันตัวอย่างการออกแบบสร้าง/ตรวจสอบแพ็คเก็ต Avalon®-ST

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition

CentOS 8

BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และรุ่นก่อนหน้า คุณอาจสังเกตเห็นว่าแพ็กเก็ต TLP ถูกลดลงอย่างมากเมื่อเรียกใช้ตัวอย่างการออกแบบ Avalon®-ST Packet สร้าง/ตรวจสอบของ Multi Channel DMA FPGA IP สําหรับ PCI Express* สําหรับ H-Tile หากขนาดเพย์โหลดถูกกําหนดเป็น 64/128 ไบต์ต่อตัวอธิบาย

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ ตั้งค่า ขนาด Payload ที่ใหญ่กว่า 128 ไบต์สําหรับการถ่ายโอน DMA ในคําสั่งเมื่อเรียกใช้การทดสอบดังนี้สําหรับตัวเลือก -p

./perfq_app -b 0000:98:00.0 -p 256 -d 1 -c 8 -a 8 -l 25 -z -n

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

Intel® Stratix® 10 FPGA และ SoC FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้