ID บทความ: 000098891 ประเภทข้อมูล: ข้อมูลผลิตภัณฑ์และเอกสารประกอบ การตรวจสอบครั้งล่าสุด: 20/05/2024

ทําไมความถี่เอาต์พุตของ xcvr_recovered_clk ไม่เท่ากับ 380.16MHz ตามที่อธิบายไว้ในคู่มือผู้ใช้ IP FPGA CPRI เมื่อใช้ E-Tile CPRI FPGA IP

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • Intel® CPRI
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากความผิดพลาดในคู่มือผู้ใช้ CPRI FPGA IP เมื่อใช้ E-Tile FPGA IP ความถี่ของ xcvr_recovered_clk ไม่เท่ากับ 380.16MHz ตามที่ระบุไว้ในเอกสาร ความถี่ที่ถูกต้องคือ 368.64MHz

    ความละเอียด

    ข้อผิดพลาดนี้จะได้รับการแก้ไขในคู่มือผู้ใช้ CPRI FPGA IP Core ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 2 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7 F-ซีรีส์
    Intel® Stratix® 10 FPGA และ SoC FPGA

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้