ตาม Annex 31B.1 ของข้อมูลจําเพาะ IEEE802.3 มีการระบุไว้ว่าการดําเนินการ pause ไม่ได้ขัดขวางการส่งเฟรมควบคุม MAC อย่างไรก็ตามการใช้งานกลไก F-Tile Ethernet FPGA Hard IP ในปัจจุบันสําหรับการจัดการเฟรมอีเธอร์เน็ตไม่สอดคล้องกับข้อกําหนดนี้เนื่องจากเราหยุดการส่งเฟรมอีเธอร์เน็ตทั้งหมดโดยเฉพาะโดยไม่คํานึงถึงประเภท
ผู้ใช้ที่ต้องการส่งเฟรม PFC หรือ SFC สามารถใช้การสร้างเฟรม SFC/PFC ภายใน HIP ซึ่งอํานวยความสะดวกโดยการกําหนดค่ารีจิสเตอร์ เป็นเรื่องสําคัญที่ต้องทราบว่าระบบของเรารองรับเฟรมที่เฉพาะเจาะจงเหล่านี้ ข้อกําหนด IEEE จะรวมประเภทเฟรมควบคุมที่กว้างขึ้น ตามที่ระบุไว้ใน Annex 31A ซึ่ง HIP ไม่ได้สร้าง
หรือลูกค้าสามารถกําหนดค่า F-Tile Ethernet FPGA Hard IP เพื่อไม่ให้การรับส่งข้อมูลหยุดชะงักเมื่อรับเฟรม Pause แต่พวกเขาสามารถใช้สัญญาณ o_pause ในการตัดสินใจการส่งสัญญาณที่ผู้ใช้โดยเฉพาะอย่างยิ่งเกี่ยวกับการส่งเฟรมควบคุมใด ๆ
ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้