เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 โดยใช้ เปิดใช้งาน refclock ไปยังคุณสมบัติคอร์ใน GTS PMA/FEC Direct PHY FPGA IP สําหรับอุปกรณ์ Agilex™ 5 อาจส่งผลให้เกิดการละเมิดความกว้างพัลส์ขั้นต่ํา
การกําหนดเวลาของคุณสมบัติ Enable refclock to core บนอุปกรณ์ Agilex™ 5 เป็นข้อมูลเบื้องต้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 เป็นเรื่องปลอดภัยที่จะละเว้นการละเมิดนี้
ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันในอนาคต