ID บทความ: 000098879 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 20/05/2024

ทําไมฉันถึงพบการละเมิดความกว้างพัลส์ขั้นต่ําเมื่อใช้คุณสมบัติเปิดใช้งาน refclock ไปยังคอร์ใน GTS PMA/FEC Direct PHY FPGA IP บนอุปกรณ์ Agilex™ 5 เมื่อใช้ซอฟต์แวร์ Quartus Prime Pro Edition เวอร์ชัน 24.1

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 โดยใช้ เปิดใช้งาน refclock ไปยังคุณสมบัติคอร์ใน GTS PMA/FEC Direct PHY FPGA IP สําหรับอุปกรณ์ Agilex™ 5 อาจส่งผลให้เกิดการละเมิดความกว้างพัลส์ขั้นต่ํา

ความละเอียด

การกําหนดเวลาของคุณสมบัติ Enable refclock to core บนอุปกรณ์ Agilex™ 5 เป็นข้อมูลเบื้องต้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 เป็นเรื่องปลอดภัยที่จะละเว้นการละเมิดนี้

ปัญหานี้จะได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชันในอนาคต

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้