คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และรุ่นก่อนหน้า คุณอาจเห็นเส้นทางการกําหนดเวลาที่ไม่คาดคิดในรายงานเวลาสําหรับนาฬิกา EMAC เมื่อ HPS EMAC ถูกกําหนดเส้นทางไปยัง FPGA
ความละเอียด
เอนทิตีด้านบนด้านล่างช่วยให้เข้าใจนาฬิกา EMAC , "emac1_gtx_clk" และ "user0_clock_clk" ที่ใช้ในการออกแบบ โดยที่ EMAC1 จะถูกกําหนดเส้นทางไปยัง FPGA:
เพื่อหลีกเลี่ยงปัญหานี้ ใช้ข้อจํากัด SDC ต่อไปนี้:
set_false_path -fall_from emac1_gtx_clk -rise_to emac1_gtx_clk
set_false_path -fall_from emac1_gtx_clk -rise_to user0_clock_clk
ข้อมูลเพิ่มเติม
ปัญหาจะได้รับการแก้ไขในรุ่นอนาคตของซอฟต์แวร์ Quartus® Prime Pro Edition