ID บทความ: 000098851 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 07/12/2024

ทําไมการจําลองพร้อมการผกผกผวนขั้วลบถึงเปิดใช้งาน PASS ใน Intel® FPGA Hard IP F-Tile Ethernet

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 พบว่าเมื่อตั้งค่าคุณลักษณะของอินเทอร์เฟซสําหรับการผกผกผวนของขั้วลบ เช่น "tx_invert_p_and_n=ENABLE" และ "rx_invert_p_and_n=DISABLE" หรือ "tx_invert_p_and_n=ENABLE" และ "rx_invert_p_and_n=DISABLE" ถูกตั้งค่าการจําลองจะ PASS ตรงข้ามกับพฤติกรรมที่คาดหวัง

    ความละเอียด

    ขณะนี้ยังไม่มีวิธีการแก้ไขปัญหานี้

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

    ผลิตภัณฑ์ที่เกี่ยวข้อง

    บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

    เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

    ต้องการความช่วยเหลือเพิ่มเติมหรือไม่?

    ติดต่อฝ่ายสนับสนุน

    คำประกาศสิทธิ์

    1

    การโพสต์และการใช้เนื้อหาในเว็บไซต์นี้ทั้งหมดอยู่ภายใต้ข้อกำหนดการใช้งานของ Intel.com

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้