ID บทความ: 000098815 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 16/05/2025

ทําไมการอ่านหรือเขียนบน FPGA-to-HPS Bridge ในอุปกรณ์ FPGA Agilex™ 5 5 ล้มเหลว

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

ปัจจุบันอุปกรณ์ Agilex™ 5 FPGA FPGA ถึง HPS Bridge (F2H) รองรับ AXI5, ACE-lite และ AXI4 อย่างไรก็ตาม สัญญาณบางตัวอาจไม่ผูกติดกันอย่างเหมาะสม ส่งผลให้ทําธุรกรรมที่ไม่ประสบความสําเร็จ

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ ใช้ซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และติดตั้งโปรแกรมแก้ไขด้านล่าง ซึ่งจะกําหนดค่าสัญญาณ AXI ที่เหมาะสมเพื่อให้ทําธุรกรรมที่ประสบความสําเร็จภายในบริดจ์ F2H

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้