ID บทความ: 000098815 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/05/2024

ทําไมการอ่านหรือเขียนบน FPGA-to-HPS Bridge ในอุปกรณ์ Agilex™ 5 ล้มเหลว

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในอุปกรณ์ Agilex™ 5 ฮาร์ดแวร์ FPGA-to-HPS Bridge (F2H) ซึ่งปัจจุบันรองรับ AXI5, ACE-lite และ AXI4 อย่างไรก็ตาม สัญญาณบางตัวไม่ผูกติดกันอย่างเหมาะสม ส่งผลให้ทําธุรกรรมที่ไม่ประสบความสําเร็จ

    ความละเอียด

    เพื่อหลีกเลี่ยงปัญหานี้ ใช้ซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และติดตั้งแพตช์ด้านล่างซึ่งจะกําหนดค่าสัญญาณ AXI ที่เหมาะสมเพื่อให้ธุรกรรมที่ประสบความสําเร็จภายในบริดจ์ F2H

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้