ID บทความ: 000098741 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 12/06/2025

ทําไมชุดเครื่องมือ F-Tile Serial Lite IV ไม่เปิดใช้งาน Serial Loopback ภายในในระหว่างการเริ่มต้นลิงก์

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

มีปัญหากับชุดเครื่องมือ F-Tile Serial Lite IV การเปิดใช้งานแบบอนุกรมภายในไม่สําเร็จ และเอาต์พุตค่ารีจิสเตอร์ที่ไม่ถูกต้องเมื่อดําเนินการ Link Initialization นี่เป็นเพราะเราเปลี่ยนเป็น demo_jtag ภายในเมื่อตรวจสอบสถานะ tx_pll_locked และ rx_cdr_locked ระหว่างขั้นตอนการรีเซ็ตระบบ แต่ไม่ได้เปลี่ยนกลับเป็น phy_jtag เมื่อเสร็จสิ้น

ความละเอียด

เพื่อหลีกเลี่ยงปัญหานี้ คุณต้องทําตามขั้นตอนด้านล่าง:

  1. คลิก "รีเซ็ตระบบ Assert"
  2. คลิก "รีเซ็ตระบบ Deassert"
  3. ไปที่แท็บการกําหนดค่า GUI และตั้งค่า JTAG เป็น phy_jtag_m.master
  4. คลิก "การกําหนดค่าเริ่มต้นลิงก์"

ซึ่งได้รับการแก้ไขใน Quartus® Prime Pro 24.3

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้