ID บทความ: 000098734 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 23/05/2025

ทําไมรูปแบบ F-Tile PMA/FEC Direct PHY FPGA IP ล้มเหลว Quartus® Support Logic Generation พร้อมเปิดใช้งานการถ่ายโอนความกว้างคู่ของ TX และเปิดใช้งานพารามิเตอร์การถ่ายโอนความกว้างคู่ของ RX ที่เลือก และตัวเลือกโหมด FIFO ของอินเทอร์เฟซคอร์ RX ถูก...

สิ่งแวดล้อม

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 F-Tile PMA/FEC Direct PHY FPGA IP จะไม่ผ่าน Quartus® Support Logic Generation เมื่อเปิดใช้งานการถ่ายโอน ความกว้างคู่ TX และเปิดใช้งานพารามิเตอร์การถ่ายโอน ความกว้างสองเท่าของ RX และ โหมด FIFO ของอินเทอร์เฟซ RX core option ถูกตั้งค่าเป็น Elastic?

ความละเอียด

ไม่มีการแก้ไขปัญหาสําหรับปัญหานี้

ปัญหานี้ได้รับการแก้ไขแล้วตั้งแต่เวอร์ชัน 24.3 ของซอฟต์แวร์ Quartus® Prime Pro Edition

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 1 ผลิตภัณฑ์

เอฟพีจีเอและเอฟพีจีเอ SoC Intel® Agilex™ 7

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้