ทําไมการกําหนด QSF จึงได้รับการสั่งซื้อใหม่หลังจากการอัปเกรด IP ในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1

เนื่องจาก FPGA โซลูชันทรัพย์สินทางปัญญา (IP) ได้แทนที่ Nios® V Processor สําหรับ FPGA สําหรับโปรเซสเซอร์ Nios II สําหรับ FGPA จากซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 คุณอาจพบว่าการกําหนด QSF ในโปรเจ็คของคุณอาจได้รับการจัดลําดับใหม่หลังจากการอัปเกรด IP เป็นซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 ซึ่งส่งผลให้เกิดการละเมิดเวลาหลังจากการอัปเกรด

รายการ IP ที่ได้รับผลกระทบ:

1. Intel FPGA IP อีเธอร์เน็ต H-tile Hard IP (ตัวอย่างการออกแบบ)
2. E-tile Hard IP Ethernet Intel FPGA IP (ตัวอย่างการออกแบบ)
3. ตัวอย่างการออกแบบ E-tile Hard IP Agilex™ 7
4. F-tile Dynamic Reconfiguration Suite FPGA IP
5. 100G Ethernet Stratix® 10 FPGA IP ความหน่วงแฝงต่ํา
6. IP Stratix®อีเธอร์เน็ต 25G FPGA 10
7. E-tile 40G Ethernet FPGA IP ความหน่วงแฝงต่ํา
8. ตัวอย่างการออกแบบ IP FPGA อีเทอร์เน็ต 50G เวลาแฝงต่ํา (อุปกรณ์ Stratix® 10)
9. Stratix® 10 10GBASE-KR PHY IP
10. ตัวอย่างการออกแบบ E-tile Dynamic Reconfiguration FPGA IP
11. Stratix® 10 10GBASE-KR PHY IP
12. IP FPGA ระบบย่อย Ethernet
13. ตัวรับส่งสัญญาณ Arria® 10 Native PHY
14. SDI II FPGA IP (ใช้ได้กับตัวอย่างการออกแบบเท่านั้น)
15. HDMI FPGA IP (ใช้ได้กับตัวอย่างการออกแบบเท่านั้น)
16. DisplayPort FPGA IP (ใช้ได้กับตัวอย่างการออกแบบเท่านั้น)
17. F-tile ที่รวมอยู่ในการออกแบบ

มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1
ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.14 จากลิงก์ที่เหมาะสมด้านล่าง

• ดาวน์โหลดโปรแกรมแก้ไข 0.14 สําหรับ Windows (quartus-24.1-0.14-windows.exe)
• ดาวน์โหลดแพทช์ 0.14 สําหรับ Linux (quartus-24.1-0.14-linux.run)
• ดาวน์โหลด Readme สําหรับโปรแกรมแก้ไข 0.14 (quartus-24.1-0.14-readme.txt)

ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus Prime Pro Edition เวอร์ชัน 24.2