คำอธิบาย
ตัวเลือกโมเดลคอร์ IP ที่เรียบง่ายในการจําลอง (รองรับตัวเลือกที่ไม่ใช่ FEC 24G เท่านั้น):
- ความถี่ PLL ของระบบ: 805.664062 MHz
- ไม่ได้เลือกเปิดใช้งานเอาต์พุตสัญญาณนาฬิกา CDR
- ความถี่อ้างอิง PMA: 184.32MHz
- Select design: Single instance of IP core
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4 และรุ่นก่อนหน้า การกําหนดค่าอื่น ๆ กว่าที่ระบุไว้เมื่อเลือกตัวเลือกคอร์ IP ที่เรียบง่ายในการจําลอง (รองรับ 24G ที่ไม่ใช่ FEC เท่านั้น) จะถูกเลือกจะผ่านการสร้างตัวอย่าง IP โดยไม่มีข้อผิดพลาด แต่การคอมไพล์ Quartus® จะล้มเหลวพร้อมข้อผิดพลาดที่ชี้ไปยังการกําหนดค่าที่ผิดกฎหมายของรายการที่ระบุไว้
ความละเอียด
ปัญหานี้ได้รับการแก้ไขแล้วเริ่มต้นด้วยซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1