ID บทความ: 000098675 ประเภทข้อมูล: ข้อผิดพลาด การตรวจสอบครั้งล่าสุด: 23/05/2024

ทําไม TXPLL หรือ CDR ไม่สามารถล็อคเพื่ออ้างอิงนาฬิกาสําหรับการออกแบบ Agilex™ 5 ซึ่งมีตัวรับส่งสัญญาณ GTS และเปิดใช้งาน HPS EMIF เมื่อใช้การคอมไพล์บิตสตรีมและสร้างขึ้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4.1 และ 24.1

สิ่งแวดล้อม

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    คำอธิบาย

    ในการออกแบบ Agilex™ 5 ซึ่งเปิดใช้งาน HPS EMIF และ IP โดยใช้ตัวรับส่งสัญญาณ GTS TX PLL หรือ CDR ของตัวรับส่งสัญญาณ GTS จะไม่สามารถล็อคสัญญาณนาฬิกาอ้างอิงได้ นี่เป็นเพราะปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 23.4.1 และ 24.1 ซึ่งตั้งค่า mux นาฬิกาอ้างอิงไม่ถูกต้อง ในการออกแบบที่มี IP โดยใช้ตัวรับส่งสัญญาณ GTS เฉพาะเมื่อไม่มีการเปิดใช้งาน HPS EMIF ตัวรับส่งสัญญาณ GTS TX PLL หรือ CDR สามารถล็อคสัญญาณนาฬิกาอ้างอิงได้

    ความละเอียด

    มีโปรแกรมแก้ไขสําหรับแก้ไขปัญหานี้สําหรับซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 ดาวน์โหลดและติดตั้งโปรแกรมแก้ไข 0.08 จากลิงก์ที่เหมาะสมด้านล่าง

    ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต

    เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทำขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรอ้างอิงว่าสมบูรณ์หรือถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคำแปล เวอร์ชันภาษาอังกฤษจะมีผลเหนือกว่าและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้