คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 ไฟล์ต้นฉบับ F-Tile จะใช้มาตรฐาน SystemVerilog 2012 การคอมไพล์โครงการด้วยเวอร์ชันมาตรฐาน SystemVerilog รุ่นก่อนหน้านี้อาจส่งผลให้เกิดข้อผิดพลาดทางไวยากรณ์การคอมไพล์นี้
ความละเอียด
เมื่อต้องการหลีกเลี่ยงปัญหานี้ ให้ทําตามขั้นตอนเหล่านี้เพื่อเปลี่ยนภาษาคําอธิบายฮาร์ดแวร์ของโครงการ:
1. ไปที่การตั้งค่า>การมอบหมาย>อินพุต Verilog HDL
2. ใน 'Verilog version' เลือก SystemVerilog-2012
3. ยืนยันการกําหนด QSF ต่อไปนี้ถูกตั้งค่าเป็น:
set_global_assignment -ชื่อ VERILOG_INPUT_VERSION SYSTEMVERILOG_2012
ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Pro Edition ในอนาคต