คำอธิบาย
เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.1 และรุ่นก่อนหน้า เมื่อใช้อุปกรณ์ Stratix® 10 FPGA การใช้งานแบงค์ IO จึงแสดงว่าจําเป็นต้องใช้ VREF สําหรับธนาคารที่มีอินพุต Differential SSTL/HSTL แต่ไม่มีอินพุต SSTL/HSTL แบบปลายเดียว
ความละเอียด
อินพุต SSTL/HSTL แบบดิฟเฟอเรนเชียลไม่ต้องใช้ VREF ภายนอก เพื่อให้คุณสามารถละเว้นสิ่งนี้สําหรับแบงค์ที่มีอินพุต SSTL/HSTL แบบดิฟเฟอเรนเชียล และไม่มีอินพุต SSTL/HSTL แบบปลายเดี่ยว
ปัญหานี้ได้รับการแก้ไขเริ่มต้นในซอฟต์แวร์ Quartus® Prime Pro Edition เวอร์ชัน 24.3