ID บทความ: 000098665 ประเภทข้อมูล: การแก้ไขปัญหา การตรวจสอบครั้งล่าสุด: 21/05/2025

ทําไมรีจิสเตอร์อินพุตถึงไม่ได้ลงทะเบียนในพินอินพุตเชิงลบ rx_in[*](n) ของเมกะฟังก์ชัน ALTLVDS_RX

สิ่งแวดล้อม

    Intel® Quartus® Prime Standard Edition
    ALTLVDS_RX
BUILT IN - ARTICLE INTRO SECOND COMPONENT
คำอธิบาย

เนื่องจากปัญหาในซอฟต์แวร์ Quartus® Prime Standard Edition เวอร์ชัน 23.1 และรุ่นก่อนหน้า คุณอาจเห็นว่ารีจิสเตอร์อินพุตไม่ได้ลงทะเบียนในพินอินพุตเชิงลบของ ALTLVDS_RX Megafunction rx_in[*](n)

ทั้งนี้เนื่องจากคุณลักษณะการสังเคราะห์ "LVDS_RX_REGISTER=LOW" และ "LVDS_RX_REGISTER=HIGH" ไม่ได้ถูกกําหนดให้กับรีจิสเตอร์ในอินเทอร์เฟซตัวรับสัญญาณส่วนต่างแรงดันไฟฟ้าต่ํา (LVDS)

ความละเอียด

เมื่อต้องการหลีกเลี่ยงปัญหาดังกล่าว ให้เพิ่มงานมอบหมายต่อไปนี้ใน ไฟล์การตั้งค่า Quartus® (.qsf):

set_instance_assignment-ชื่อ LVDS_RX_REGISTER ต่ํา -to "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_l_reg"
set_instance_assignment-ชื่อ LVDS_RX_REGISTER สูง -to "altlvds_rx:ALTLVDS_RX_component|altlvdsrx_lvds_rx:auto_generated|altlvdsrx_lvds_ddio_in:ddio_in|ddio_h_reg"

ขณะนี้ปัญหานี้ถูกกําหนดให้ได้รับการแก้ไขในซอฟต์แวร์ Quartus® Prime Standard Edition ในอนาคต

ผลิตภัณฑ์ที่เกี่ยวข้อง

บทความนี้จะนำไปใช้กับ 11 ผลิตภัณฑ์

Intel® Cyclone® 10 LP FPGA
MAX® V CPLD
Arria® V GZ FPGA
Cyclone® V FPGA และ SoC FPGA
Stratix® IV FPGA
Intel® Arria® 10 FPGA และ SoC FPGA
MAX® II CPLD
Arria® II FPGA
Cyclone® IV FPGA
Intel® MAX® 10 FPGA
Stratix® V FPGA

1

เนื้อหาในหน้านี้เป็นการผสมผสานระหว่างการแปลเนื้อหาต้นฉบับภาษาอังกฤษโดยมนุษย์และคอมพิวเตอร์ เนื้อหานี้จัดทําขึ้นเพื่อความสะดวกของคุณและเพื่อเป็นข้อมูลทั่วไปเท่านั้นและไม่ควรพึ่งพาความสมบูรณ์หรือความถูกต้อง หากมีความขัดแย้งใด ๆ ระหว่างเวอร์ชันภาษาอังกฤษของหน้านี้กับคําแปล เวอร์ชันภาษาอังกฤษจะมีผลบังคับและควบคุม ดูเวอร์ชันภาษาอังกฤษของหน้านี้